SURE 静岡大学学術リポジトリ
Shizuoka University REpository

A Study on High-Speed Low-Noise Readout Architectures and Column A/D Converters for CMOS Image Sensors

メタデータ	言語: en 出版者: Shizuoka University 公開日: 2017-06-07 キーワード (Ja): キーワード (En): 作成者: Wang, Tongxi メールアドレス: 所属:
URL	https://doi.org/10.14945/00010190

（課程博士・様式９）　　審　査　要　旨

専攻　ナノビジョン工学　学籍番号　55345001　　学生氏名　王　同喜

論文題目 A Study on High-Speed Low-Noise Readout Architectures and Column A/D Converters for CMOS Image Sensors（CMOS イメージセンサの高速低ノイズ信号読み出しアーキテクチャとカラム A/D 変換器に関する研究）

本論文は、CMOS イメージセンサを科学計測、医療・バイオイメージングに応用することを目的として、高速高精度かつ低ノイズのイメージセンサを実現する信号読み出しアーキテクチャとカラム A/D 変換器に関する研究を取りまとめたもので、全 6 章からなる。

第 1 章は本論文の緒言であり、研究の背景、目的について述べている。第 2 章は、イメージセンサの信号読み出しアーキテクチャに関する基礎的考察として、CMOS イメージの基本構成及び、カラム A/D 変換器、ノイズキャンセル方式に関する基礎的事項について述べている。第 3 章では、高速低ノイズのカラム A/D 変換方式として、巡回型 A/D 変換器を基本構成とし、最終段で少数ビットのシングルスロープ A/D 変換を行う 3 段パイプライン動作のカラム A/D 変換器とイメージセンサの垂直信号線の不完全応答を軽減する読み出し方式を提案し、従来の巡回型のみを用いた構成に比較して、面積効率と低消費電力性能の向上が図られることが示されている。第 4 章では、折り返し積分／巡回型 A/D 変換を用いた高速低ノイズ読み出し回路において、入力のサンプリング回路の不完全応答誤差による非線形性を改善するキャパシタのプリチャージ方式を提案し、回路シミュレーション及び試作によって、A/D 変換特性の微分非直線性の改善効果を確認している。また、本 A/D 変換器を組み込んだ高速低ノイズ CMOS イメージセンサを試作し、ノイズと消費電力の積をピクセル読み出し速度で正規化した FoM (Figure of Merit)において、これまで報告されている同様な高速低ノイズ CMOS イメージセンサと比較して、優れた性能が得られることを示している。第 5 章では、2 つのキャパシタを用いて入力のサンプリングを従来の 2 倍の速度で動作させる折り返し積分／巡回型 A/D 変換において問題となるキャパシタのミスマッチなどによる非線形性誤差をディジタル領域で補正するアルゴリズムを提案し、分解能 18 ビットにおいて、その適用により微分非直線性の最大値を 0.3LSB 以下、積分非直線性の最大値を 2.5LSB 以下にすることができることをビヘビアレベルシミュレーションによって明らかにしている。第 6 章は、結論であり、本論文で得られた成果を取りまとめ、その意義について述べている。

以上のように本論文は、イメージセンサの高速・高精度化・低ノイズ化を実現する新しい A/D 変換回路と信号読み出しアーキテクチャを提案し、その効果を試作等によって明らかにしたもので、科学計測機器等の発展に寄与するところが多い。よって、本論文は、博士(工学)の学位を授与するに十分な内容を有するものと認める。

（１，０００字程度）