SURE 静岡大学学術リポジトリ Shizuoka University REpository

SOI技術を用いた極低ノイズ・高速イメージングデバ イスの研究

メタデータ	言語: ja
	出版者:静岡大学
	公開日: 2019-05-08
	キーワード (Ja):
	キーワード (En):
	作成者: 川人 祥二
	メールアドレス:
	所属:
URL	http://hdl.handle.net/10297/00026435

科学研究費助成事業

研究成果報告書

科研費

 平成30年
 6月25日現在

 機関番号:13801
 研究種目:新学術領域研究(研究領域提案型)

 研究期間:2013~2017
 調題番号:25109003

 研究課題名(和文)S01技術を用いた極低ノイズ・高速イメージングデバイスの研究

研究課題名(英文)A study on ultra-low-noise high-speed imaging devices using SOI technology

研究代表者

川人 祥二 (Kawahito, Shoji)

静岡大学・電子工学研究所・教授

研究者番号:40204763

交付決定額(研究期間全体):(直接経費) 87,600,000円

研究成果の概要(和文): SOIを用いた高感度量子線ピクセル検出器としてPinned Depleted Diode構造による SOIピクセル(SOIPIX-PDD)を提案し、極めて優れた性能が得られることを試作により実証した。本ピクセルは、 SOI回路層下の埋込酸化膜界面にホール蓄積ピニング層を設け、その下部に検出した信号電子を高速走行させる チャネルを形成し、微小容量の検出部に収集することで、低ノイズ・低暗電流・高電荷収集効率が得られる。5. 9keVのX線エネルギースペクトルを171eVの半値全幅で計測することに成功した。ロックインSOIピクセル及び質 量分析用到達時間検出SOI回路についても開発し、新しい知見を得た。

研究成果の概要(英文): In this study, a high-sensitvity SOI(Silicon-on-insulator) pixelated radiation detector using a pinned depeleted diode structure (SOPIX-PDD) is proposed and its exellent performance is demonstrated with the design and implementation of the SOI semiconductor chips. The SOIPIX-PDD has a pinned p-well layer underneath the buried oxide (BOX) and a depleted channel under the pinned p-well for gathering signal carriers generated at an arbitrary position in the pixel. This structure allows us to realize reduced dark current generated at the Si-SiO2 (BOX) interface, high charge correction efficiency and low-noise carrier detection with the small detector capacitance. An X-ray energy spectrum at 5.9keV is successfully measured with the high resolution of 171eV (FWHM). A SOI-based lock-in pixel detector and time-to-digital converter for mass-spectroscopy are also developed.

研究分野:工学、電気電子工学、電子デバイス・電子機器

キーワード:量子イメージング 電荷収集構造 イベント駆動型量子エネルギー計測 広ダイナミックレンジ 時間 デジタル変換

1.研究開始当初の背景

量子線イメージングの基本構造素子であ る SOI(Silicon-On-Insulator)ピクセル検出 器は、究極の量子線イメージングを行う上で 理想的な構造と機能を有している。この新奇 な SOI ピクセル検出器の物理的特性と最適 構造の探求について、学術的な興味をもつ半 導体デバイス研究者と、新たなイメージング 測定を求めていた多分野の先端計測研究者 が集まり、全く新しい形の研究開発集団とし て本領域研究が開始された。その中で本計画 研究は、量子線イメージングの性能と機能を 画期的に高める新しい SOI ピクセルデバイス 技術および SOI 回路を創出することを目指し て研究を開始した。

2.研究の目的

本研究では、本研究代表者らが研究開発を 進めてきた、1 電子相当のノイズレベルと 4 桁以上の高ダイナミックレンジを同時に満 たす撮像デバイス技術、8桁に及ぶ超高ダイ ナミックレンジ撮像技術、ナノ秒の物理現象 をピコ秒オーダの時間分解能で撮像する高 時間分解撮像技術及び、低ノイズ非破壊読み 出しデバイス技術等を、SOI ピクセル検出器 に融合的に応用するにより、量子線検出の極 低ノイズ化、エネルギー弁別の高精度・高ダ イナミックレンジ化、時間分解性能の飛躍的 向上を図ることを目的とする。具体的には、 本学術領域の各サイエンス分野に応用する 高機能・高性能 SOI ピクセル検出器を班間の 連携で開発するにあたり、その基礎となる低 ノイズ・広ダイナミックレンジ SOI 電荷検出 回路、高感度・高電荷収集効率 SOI ピクセル デバイス、高近赤外感度ロックイン SOI ピク セルデバイス、3 次元積層型高時間分解 SOI ピクセル回路の各要素技術を研究開発する。 これらを応用した SOI ピクセル検出器の開発 により、量子線イメージングの性能を画期的 に高めるイメージングデバイス群を創造し、 これらのデバイス群とその先端科学計測応 用による価値創出に関する新しい学術分野 の創成に貢献する。

3.研究の方法

SOI ピクセル検出器に関する4つの要素技術と、これらをサイエンス分野への応用するためのイメージングデバイスに関し、設計・ 試作・評価を通して研究を進める。

[1] <u>電荷収集型高感度量子線ディテクタ構</u> <u>造による SOI ピクセルデバイス技術</u>

X線の入射によって発生したキャリアをロ スなく電荷検出部に収集し、回路のノイズに 乱されないよう高い変換利得で検出し、また ノイズの原因になる暗電流の発生の少ない ディテクタ構造の実現が望まれる。本研究代 表者は、従来のSOIピクセル(SOIPIX)を基本 構造としながら、キャリアのディテクタ部に おいて、(a)基板表面に高濃度ホールによる 電位固定層(pinned p-well region)形成、(b) 基板の全空乏化(full depletion)、(c)電位 固定層からのホール注入を避ける電位障壁 形成、(d)ピクセル内の全領域から電荷検出 部に向かうドリフト電界分布形成、(e) 電荷 検出の微小容量化による高感度化を実現す る検出部電位分布形成、の5つの条件を満た す理想的とも言えるピクセルディテクタ構 造 Pinned Depleted Diode (PDD)を考案した。 この技術、すなわち SOIPIX-PDD の量子線イ メージングデバイスとしての基本構造を確 立する。

[2] 低ノイズ・広ダイナミックレンジ電荷検 出 SOI 回路及びイベント駆動型電荷検出回路

回路の熱雑音、1/f ノイズを十分に低減し ながら、信号のダイナミックレンジを確保で きる SOI 回路方式としてチャージアンプを用 いた方式、可変利得連続時間積分器を用いた 方式を検討し、量子線エネルギー計測回路と しての低ノイズ性能、ダイナミックレンジ等 を、チャージディテクタ構造(PDD)を組み合 わせた SOI ピクセルの試作により評価する。

また、X線の入射によるイベント駆動に基 づいて、X線エネルギーの計測を開始する機 能回路の性能向上を図り、これを用いた量子 線イメージングデバイスによりX線のエネ ルギー弁別計測を行い、エネルギー分解能の 向上の効果と計測可能なX線エネルギーレン ジを明らかにする。

[3]<u>高近赤外感度ロックイン SOI ピクセルデ</u> <u>バイス技術</u>

基板の全空乏化を図りながら、表面電位を 固定する構造により暗電流の低減と近赤外 領域での高量子効率を実現することができ る SOIPIX-PDD に基づき、これに SOI 層をゲ ート電極として用いたロックイン SOI ピクセ ル素子(4 タップ及び 8 タップ出力)とこれを 用いたセンサアレイを試作し、その時間分解 能や感度・ノイズ性能の評価を行い、光飛行 時間型距離センサとしての性能を明らかに する。この新構造の実現のため、プロセスシ ミュレーションとデバイスシミュレーショ ンを連携して実行し、デバイス設計を行うと ともに、テストストラクチャ(素子サイズ等 をパラメトリックに変化)を設計・試作し、 その評価により、基本特性・性能を明らかに するとともに、最適な素子サイズ等について の知見を得る。

[4] <u>生体内分子イメージング質量分析用 ION</u> 到達速度検出 SOI ピクセル

分子の飛行時間を用いた質量分析による 分子イメージングのため、SOIの高速・低消 費電力性を活用した高精度時間計測回路 (Time to Digital Converter)について考察 し、試作・評価のサイクルを通して、時間計 測回路技術確立を図る。得られた要素回路開 発とそのデータベース化の成果は、領域内研 究グループへフィードバックする。さらに大 規模回路のピクセルへ集積のため、ピクセル の3次元積層化について検討し、その設計環 境構築を行う。

4.研究成果

<u>電荷収集型高感度量子線ディテクタによ</u> る新構造 SOI ピクセル(SOIPIX-PDD)

Pinned Depleted Diode 構造に基づく SOI ピクセルのデバイス技術(図 1)が完成し、従 来のピクセル検出器と比較して極めて優れ た性能が得られることが試作により実証さ れた。本 SOI ピクセル(SOIPIX-PDD と最終的 に命名)は、表面空乏・電子検出型であり、 酸化膜界面にホール蓄積ピニング層を設け ながら、その下部に検出した信号電子を高速 走行させるチャネルをもち、微小容量の検出 部に収集することで、低暗電流、低読出しノ イズ、高い電荷収集効率を得るものである。 図2に示すように、ピクセル内の任意の位置 で発生したキャリアは、中央の微小な電荷検 出部に輸送されるポテンシャル分布が形成 されていることが分かる。

試作された SOIPIX-PDD ピクセルの実測された暗電流は、25 において 1.2[nA/cm²]であり、従来構造(20 において 120[nA/cm²]) に比べて 100 分の 1 以下に低減された。また -35 においては 56[pA/cm²]と極めて優れた 値が得られた。

SOIPIX-PDD による微小容量のディテクタ 構造とチャージアンプ方式の SOI 読出し回路 により、ピクセルのノイズ特性も従来に比較 して大幅に改善され、8×7 画素からなるプロ トタイプアレイセンサを試作した結果、 70uV/e-の変換利得をもつピクセルでは、11 電子の低読出しノイズが達成され、55Fe の 5.9keV のX線エネルギースペクトルを200eV の半値全幅で測定可能であるとともに、テイ ル成分の極めて少ない高純度の信号スペク トルが得られることが示された。

高ゲインによる低ノイズ化と可変ゲイン による広ダイナミックレンジ化を可能とす るイベント駆動型検出回路についてもアレ イセンサ(図3)として動作を確認し、 187µV/e-と52µV/e-の2種類の高変換利得が 得られることが確認された。高利得187µV/e-の電荷検出増幅器を用い、新しいシステムノ イズ低減技術を用いた試作素子では、⁵⁵Feの 5.9keVのスペクトルの半値全幅を171eVまで 低減できることを示しされた(図4)。また、 低エネルギー側へのテイル成分も極めて少 なく、S01P1X-PDD構造の高い電荷収集効率が 示されている。



図 1 SOI 下にマルチウェル構造を持つ SOIPIX-PDD.



図 2 SOIPIX-PDD の 3D ポテンシャルプロファ イル



図5 シングルX線イベント²⁴¹Am スペクトル.

低変換利得 52µV/e-の設定による²⁴¹AmのX 線エネルギースペクトル測定(図 5)では、 13.95keV のスペクトルの半値全幅を 234eV(1.67%)まで低減しながら、26.3keV の スペクトルまで広いレンジでの高精度X線ス ペクトル計測が行えることを示すことがで きた。

B01 班(X 線天文学)との連携に基づくサイ エンス応用 SOI ピクセルセンサを共同開発し、 SOIPIX-PDDをピクセルに用いた8×8画素の センサアレイにおいて、イベント駆動に基づ く、²⁴¹AmのX線エネルギースペクトル測定を 行った。その結果、13.95keVのスペクトルの 半値全幅 319eV(2.29%)が得られ、イベント駆 動方式によって、高速のイベントレートに対 して、高いエネルギー分解能を実現可能であ ることが示された。

<u>高近赤外感度ロックイン動作に基づく光</u> 飛行時間型距離センサ

SOIPIX-PDD に基づき、これに SOI 層をゲート電極として用いた 4 タップのロックイン SOI ピクセル素子を開発し、光飛行時間型距 離センサとしての性能を評価した。高近赤外 感度特性として、940nm の波長において 70% の量子効率が得られ、光飛行時間距離計測で は、25m の距離で 0.4%という高い距離分解能 が得られる等、近赤外用検出器としての利点 を実証した。

<u>生体内分子イメージング質量分析用 ION 到</u> 達速度検出 SOI ピクセルと3次元積層

D02 班(物質科学)との連携に基づくサイエ ンス応用 SOI ピクセルセンサとして、D02 班 との共同により SOI 生体内分子イメージング 質量分析用 ION 到達速度検出ピクセルを開 発した。その要素回路である TMC: Time Memory Cell) にダイナミック型 SRAM を用 いて、1ns 解像度で全ピクセル同時イベント を記録する構造の動作実証を確認した。 96×96 画素領域を 4 つの領域にミラーリング した有効画素領域 9.8mm 角ピクセル内飛行 時間保持チップ(192×192 画素)を開発した。 同時に、ソフトスイッチによるランプ電圧取 り込み機構を組み込んだアナログ型生体内 分子イメージング質量分析用 ION 到達速度 検出ピクセルの設計・試作を行い、測定によ **り** 12bit かつ 1ns 以下の分解能を得た。

量子イメージング用3次元積層素子の設計 環境構築に関しては、上層及び下層回路構成 と物理設計との整合性をとる検証方式を確 立した。また3次元積層試作チップの評価に 即して、新規積層プロセスに向け量子イメー ジング用3次元設計環境構築を完成させ、連 携する計画班に提供した。

5.主な発表論文等 (研究代表者、研究分担者及び連携研究者に は下線)

〔雑誌論文〕(計22件)

S. Shrestha, <u>S. Kawahito</u>, H. Kamehama, <u>K. Yasutomi</u>, <u>K. Kagawa</u>, et al.(11 名,2 番 目), "A Silicon-on- Insulator-Based Dual-Gain Charge- Sensitive Pixel Detector for Low-Noise X-ray Imaging for Future Astronomical Satellite Missions", Sensors, 査読有, 18(6), pp.1789-1807, 2018, D01:10.3390/s18061789.

H. Kamehama, <u>S. Kawahito</u>, S. Shrestha, S. Nakanishi, <u>K. Yasutomi</u>, A. Takeda, et al. "A Low-Noise X-ray Astronomical SOI Pixel Detector Using a Pinned Depleted Diode Structure", Sensors,査読有, 18(1), pp.27-43, DOI:10.3390/s18010027.

<u>S. Kawahito</u>, M-W. Seo, "Noise Reduction Effect of Multiple-Sampling Based Signal-Readout Circuits for Ultra-Low Noise CMOS Image Sensors", Sensors, 査読有, 16(11), pp.1867-1865, 2016 DOI:10.3390/s16111867

S. Ohmura, T-G. Tsuru, <u>S. Kawahito, K.</u> <u>Kagawa, K. Yasutomi</u>, et al.(27 名,21 番 目) "Reduction of cross-talks between circuit and sensor layer in the Kyoto's X-ray Astronomy SOI pixel sensors with Double-SOI wafer", Nuclear Inst. & Methods Phys. Res. Sec. A - Acc. Spec. Detec. Assoc. Equip.,査読有,vol.831,pp. 61-64,D01:10.1.16/i.nima.2016.04.024.

<u>M.Ikebe</u>, D. Uchida, Y. Take, M. Someya, S. Chikuda, K. Matsuyama, T. Asai, T. Kuroda, M.Motomura, "3D Stacked Imager featuring Inductive Coupling Channels for High Speed/Low Noise Image Transfer", ITE Trans. MTA, 査読有, 4(2), pp.142-148, 2016, DOI:10.3169/mta.4.142.

D.Uchida, <u>M.Ikebe</u>, J.Motohisa, E.Sano, "Low Power Single-Slope ADC with Intermittent-Working Time to Digital Converter", Communications and Signal Processing,査読有, vol.19, No.6, pp.219-226, 2015, DOI:10.2299/jsp.19.219.

S. Shrestha, H. Kamehama, <u>K. Yasutomi</u>, <u>K. Kagawa</u>, <u>S. Kawahito</u> et al.(11 名,2 番 日), "A low-noise wide-dynamic-range event- driven detector using SOI pixel technology for high-energy particle imaging", Proceedings of the SPIE, 查読 有, Vol. 9593, 95930X, 2015.

A. Takeda, T. Go Tsuru, T. Tanaka, <u>S.</u> <u>Kawahito, K. Kagawa, K. Yasutomi</u>, et al.(16 名,12 番目)" Improvement of Spectroscopic Performance using a Charge-sensitive Amplifier Circuit for an X-Ray Astronomical SOI Pixel Detector", Journal of Instrumentation, 10, 査読有, C06005, pp.1-10,2015.6.5.

M.Motoyoshi, T.Miyoshi, <u>M.Ikebe</u>, Y.Arai, "3D integration tedhnology for sensor application using less than 5μ m-pitch gold cone-bump", Journal of Instrumentation, 査読有, Vol.10pp.1~8, 2015, DOI:10.1088/1748-0221/10/03/C03004

T. Tsuru, <u>S. Kawahito</u>, <u>K. Kagawa</u>, <u>K. Yasutomi</u>, H. Kamehama, S. Shrestha, et al.(21 名,17 番目)"Development and Performance of Kyoto's X-ray Astronomical SOI pixel (SOIPIX) sensor", Proceedings of the SPIE, 查読無, Vol.9144, pp.914412-1-7, 2014.

<u>M.Ikebe</u>, "Recent progress in the technology linking sensors and digital circuits", IEICE Electronics Express,查 読有, Vol.11, No.3, pp.2014-2023, 2014, D01:10.1587/elex.11.20142003.

[国際学会発表](計50件)

<u>S. Kawahito</u>, "SOI Pinned Depleted Diode", Front-End Electronics 2018, Canada (2018) 招待講演.

<u>S. Kawahito</u>, H. Kamehama, S. Shrestha, <u>K. Yasutomi</u>, N. Teranish, T. G. Tsuru, A. Takeda, I. Kurachi, Y. Arai, "A SOI Pixel Detector Using Pinned Depleted Diode Structure For High-Energy-Resolution X-ray Imaging and High-Sensitivity NIR Imaging", 2nd Workshop on SOI Pixel Detector (SOIPIX 2017), (2017).

A. Ono, A. Miyamichi, H. Kamehama, <u>K.</u> <u>Kagawa</u>, <u>K. Yasutom</u>i, <u>S. Kawahito</u>, "Multi-band plasmonic color filters with corrugated metallic thin film", Applied Optics and Photonics, China(AOPC2017), (2017), 招待講演.

S. Shrestha, H. Kamehama, <u>K. Yasutomi</u>, <u>K. Kagawa</u>, N. Teranishi, A. Takeda, T-Go Tsuru, Y. Arai, <u>S. Kawahito</u>, "Event-Driven Dual-Gain Fully-Depleted SOI Based X-Ray Detector for High Energy Particle Imaging", 2017 INTERNATIONAL IMAGE SENSOR WORKSHOP, (2017).

<u>M. Ikebe</u>, "Time-Based Column ADCs using Multi-Phase Clock Signals for High-speed and Low-Power Imagers", CMOS Emerging Technologies Research 2017 Symposium, (2017), 招待講演.

Hiramatsu S., Wakita K., Seokjin N., Yokoyama S.,<u>Ikebe M.</u>, Sano E., "CMOS Terahertz Imaging Pixel with a Small On-Chip Antenna", 2017 International Image Sensor Workshop, (2017), 招待講演.

<u>S. Kawahito</u>, "Highly Time-Resolved CMOS Image Sensors Using High-Speed Carrier Modulation Techniques", 2016 International Conference on Solid State Devices and Materials (SSDM 2016), (2016) 招待講演.

<u>M, Ikebe</u>, "High-speed CMOS imager with time-based ADC using multi-phase clock signals", EMN Meeting on Photodetectors, (2016), 招待講演. <u>S. Kawahito</u>, M-W. Seo, <u>K. Yasutomi</u>, <u>K. Kagawa</u>, N. Teranishi, "Ultra-High Sensitivity Wide Dynamic Range Image Sensors Using High Conversion-Gain Detectors and Multiple-Sampling-Based Readout Techniques", International Forum on Detectors for Photon Science (IFDEPS)2016, (2016) 招待講演.

<u>S. Kawahito</u>, "Low-Noise Image Sensors", 2016 International Solid-State Circuits Conference (ISSCC 2016)(2016)招 待講演.

<u>S. Kawahito</u>, <u>K. Kagawa</u>, <u>K. Yasutomi</u>, "Kawahito & Kagawa & Yasutomi Laboratory(Imaging Devices Laboratory)", The 1st International Conference on Advanced Imaging(1st ICAI 2015), (2015) 招待講演.

H. Kamehama. S. Shrestha, <u>K. Yasutomi</u>, <u>K. Kagawa</u>, A. Takeda, T-G. Tsuru, Y. Arai, <u>S. Kawahito</u>, "Fully Depleted SOI Pixel Photo Detectors with Backgate Surface Potential Pinnning", 2015 International Image Sensor Workshop (IISW 2015), (2015).

M. Ikebe, D. Uchida, Y. Take, M. Someya, S. Chikuda, K. Matsuyama, T. Asai, T. Kuroda, M. Motomura, "Image Sensor/Digital Logic 3D Stacked Module featuring Inductive Coupling Channels for High Speed/Low-Noise Image Transfer," Symposia on VLSI Technology and Circuits 2015, (2015).

D. Uchida, <u>M. Ikebe</u>, J. Motohisa, E. Sano, "A 12-bit, 5.5μ W Single-Slope ADC using Intermittent Working TDC with Multi-phase Clock Signals", 21^{st} IEEE International Conference on Electronics Circuits and Systems (ICECS 2014), (2014).

H. Kamehama, S. Shrestha, <u>K. Yasutomi</u>, <u>K. Kagawa</u>, A. Takeda, T-G. Tsuru, Y. Arai, <u>S. Kawahito</u>, "Fully Depleted SOI Pixel Photo Detectors With Surface Potential Pinning", 2nd Asian Image Sensors and Imaging Systems Symposium, (2014).

<u>S. Kawahito</u>, "Highly Time Resolved Photonic Imaging Devices and Their Applications", THU-CAS-JSPS Joint Symposium "Emerging Photonics", (2014) 招待講演.

<u>S. Kawahito</u>, "Highly Time-Resolved CMOS Image Sensors and Their Applications", The 7th Asia-Pacific Conference on Transducers and Micro/Nano Technologies(APCOT 2014),(2014)基調講演 (招待講演).

A. Takeda, T. G. Tsuru, <u>S. Kawahito</u>(15 名, 11 番目), <u>K. Kagawa, K. Yasutomi</u>, et al, "Development and Evaluation of an Event-Driven SOI Pixel Detector for X-Ray Astronomy", Technology and Instrumentation in Particle Physics 2014, PoS(TIPP2014) 138.

T. G. Tsuru, H. Matsumura, Y. Nishioka, D. Takei, <u>S. Kawahito</u>, et al (21名,1 7番目) "Development and Performance of Kyoto's X-ray Astronomical SOI pixel sensor", FEE2014 (2014).

<u>S. Kawahito</u>, "Low Noise High Dynamic Range CMOS Image Sensor", SEMICON Korea 2014,(2014) 招待講演.

[国内学会発表](計52件)

<u>M. Ikebe</u>, "3 次元積層プロセスに向けた インタラクティブ検証環境の構築",3次元積 層半導体量子イメージセンサ研究会,(2018) 招待講演.

<u>川人祥二</u>, "近赤外分光撮像のための CMOS 時間分解型イメージセンサ", 第 5 回 赤外 線フェア 2015 (2015), 招待講演.

<u>川人祥二</u>,"ロックインピクセルを用いた TOF レンジイメージセンサの技術動向",3D コンファレンス 2015,(2015),招待講演.

<u>川人祥二,香川景一郎,安富啓太</u>,徐珉 雄,李卓,寺西信一, "機能集積イメージセ ンサの開発動向と今後の展開",電子情報 通信学会 SNT研究会 (2015),招待講演.

<u>川人祥二</u>, "高時間分解ロックインピクセ ルイメージセンサとその応用", 生体医工 学ワークショップ, (2014).

<u>川人祥二,安富啓太</u>,徐珉雄,<u>香川景一</u> <u>郎</u>, "高時間分解ロックインピクセルイメー ジセンサと応用",第 54 回光波センシング 技術研究会講演会,(2014)招待講演.

<u>M. Ikebe</u>, "Column parallel SS-ADC with TDC using multi-phase clock signals for CMOS imagers", 映像情報メディア学会、情 報センシング研究会(2014),招待講演.

<u>川人祥二</u>, 亀濱博紀, Sumeet Shrestha, <u>安富啓太, 香川景一郎, 池辺将之</u>, 新井康 夫, "SOI ピクセルイメージセンサと科学計 測応用," 映像情報メディア学会, 情報セ ンシング研究会(IST), (2014).

〔図書〕(計3件)

<u>池辺将之</u>(第8節担当分)他42名,自動 運転、先進運転支援システムの最新動向とセ ンシング技術,第8節 "CMOSイメージセン サの高ダイナミックレンジ(HDR)撮像・HDR 圧縮技術",(株)技術情報協会,2015年、 総ページ数 366ページ(内9ページ担当).

Nanophotonic Information Physics -Nanointelligence and Nanophotonic Computing-, M. Narue 編著, N. Tate, M. Ando, M. Ohtsu, <u>S. Kawahito</u>, 他著者 26 名, pp.145-159, Springer 社(2014).

〔産業財産権〕 出願状況(計5件)

名称:半導体装置及び固体撮像装置 発明者:<u>川人祥二</u>、<u>安富啓太</u>、三浦規之、葛 西大樹、沖原将生 権利者:国立大学法人静岡大学/ラピスセミ コンダクタ株式会社 種類:特許 番号:特願 2018-053429 出願年月日:2018/3/20 国内外の別:国内

名称:電子回路及びイメージング回路並びに 検出/受光方法 発明者:<u>池辺将之</u>、佐野栄一 権利者:国立大学法人北海道大学 種類:特許 番号:特願 2017-002089 出願年月日:2017/1/10 国内外の別:国内

名称:デジタル回路及びA/D (Analog/Digital)変換回路並びにデジタル 信号処理方法 発明者:<u>池辺将之</u>、渡辺佳織 権利者:国立大学法人北海道大学 種類:特許 番号:特願 2015-093073 出願年月日:2015/4/30 国内外の別:国内

名称:電磁波検出素子及び固体撮像装置 発明者:<u>川人祥二</u>、<u>安富啓太</u>、亀濱博紀 権利者:国立大学法人静岡大学 種類:特許 番号:特願 2014-127700 出願年月日:2014/6/20 国内外の別:国内

取得状況(計0件)

〔その他〕 ホームページ http://www.idl.rie.shizuoka.ac.jp/

6.研究組織
 (1)研究代表者
 川人 祥二(KAWAHITO, Shoji)
 静岡大学・電子工学研究所・教授
 研究者番号:40204763

(2)研究分担者
 池辺 将之(IKEBE, Masayuki)
 北海道大学・量子集積エレクトロニクス研
 究センター・教授
 研究者番号: 20374613

香川 景一郎(KAGAWA, Keiichiro)
 静岡大学・電子工学研究所・准教授
 研究者番号: 30335484

安富 啓太 (YASUTOMI, Keita) 静岡大学・電子工学研究所・助教 研究者番号:50621661