

## MOSパワーデバイスの高性能化・高機能化に関する研究

メタデータ	言語: ja 出版者: 静岡大学大学院電子科学研究科 公開日: 2008-04-11 キーワード (Ja): キーワード (En): 作成者: 戸倉, 規仁 メールアドレス: 所属:
URL	<a href="http://hdl.handle.net/10297/1575">http://hdl.handle.net/10297/1575</a>

氏名・(本籍)	戸 倉 規 仁 (香川県)
学位の種類	博 士 (工 学)
学位記番号	工博乙第 70 号
学位授与の日付	平成 8 年 12 月 20 日
学位授与の要件	学位規程第 5 条第 1 項該当
学位論文題目	MOSパワーデバイスの高性能化・高機能化に関する研究

論文審査委員	(委員長)		
	教授	助 川 徳 三	教授 安 藤 隆 男
	教授	池 田 弘 明	教授 畑 中 義 式
	教授	福 家 俊 郎	

## 論 文 内 容 の 要 旨

本論文は、MOS (Metal Oxide Semiconductor) パワーデバイスの高性能化・高機能化とこれらにより得られる高信頼化を狙い、パワーデバイスの基本性能であるオン抵抗の低減と、パワーデバイスへの電流検出機能や耐サージ機能の一体化に関して行った研究をまとめてものである。得られた主な結果を以下に述べる。

(1) 低耐圧系Si MOSパワーデバイスで代表的なPLANAR-DMOSFET (Double Diffused Metal Oxide Semiconductor Field Effect Transistor) は、微細加工技術の適用により低オン抵抗化が図られてきたが、そのデバイス構造の限界に近づいている。本研究では、微細化されたPLANAR-DMOSFETのオン抵抗の主成分が隣接したpウエルで挟まれたネック部の抵抗であることを定量的に明らかにし、このネック部を無くすることで同一セル寸法の場合、オン抵抗を約40%低減できる新構造のCONCAVE(くぼみ)-DMOSFETを提案した。LOCOS (Local Oxidation of Silicon) 法により形成したCONCAVEには残留応力、結晶欠陥が皆無であり、高チャネル移動度が得られることを明らかにした。作製したセル寸法 $16\mu\text{m}$ のCONCAVE-DMOSFETの特性は、耐圧50V、特性オン抵抗 $75\text{m}\Omega \cdot \text{mm}^2$ であり、同一セル寸法のDMOSFETの中では最も低い特性オン抵抗を示したことから、低耐圧系Si MOSパワーデバイスの低オン抵抗化には高チャネル移動度の縦型チャネル形成技術が必須であることを示した。

(2) MOSパワーデバイスを流れる電流を検出し、この電流信号を利用して過大電流からデバイスや負荷の破壊を防止したり、負荷電流を精密に制御することが必要になっている。本研究では、DMOSFETに内在するDMOSチャネル抵抗がチャネルを流れる電流によらず一定であり、また温度に対しては直線的に変化することを明らかにし、この特性を応用して電流検出用のDMOSチャネル抵抗にド

レイン電流の一部が流れる時に生じる電圧降下を信号として検出する新しい原理の電流検出方式を提案した。この新型の電流検出機能をDMOSFETにモノリシック化したデバイスを作製し、その動作を実証した。さらに、二次元電子伝導に支配されるDMOSチャンネル抵抗の温度特性に着目し、DMOSFETと同一チップ内にDMOSFETに対して独立に動作する横型DMOSFETもモノリシック化し、電流信号の温度特性をこの横型DMOSFETにより温度補償する方法を提案した。DMOSFETに新型の電流検出機能部及び横型DMOSFETをモノリシック化したデバイスを作製し、温度範囲 $-40\sim 125^{\circ}\text{C}$ で誤差 $\pm 2\%$ 以内の高精度電流検出特性が得られたことから、二次元電子伝導に支配されたチャンネル特性を生かした高精度な電流検出機能を、MOSパワーデバイスにモノリシック化できることを示した。

(3) パワーデバイスでモータやソレノイド等を駆動する場合、負荷のインダクタンス成分によりスイッチング時に発生するサージが問題になるが、特に高耐圧系パワーデバイスの場合は発生するサージエネルギーが大きくなり、これが原因でパワーデバイスが破壊する場合がある。本研究では高耐圧系Si MOSパワーデバイスを代表するIGBT (Insulated Gate Bipolar Transistor) において、従来のPT (Punch-through)-IGBT、NPT (Non punch-through)-IGBTは共にブレイクダウン時にpウェル底部で局部的にアバランシェが発生し、デバイス内部の一部にエネルギーが集中するためサージ耐量が低いことを明らかにした。この知見に基づきデバイス内部のエネルギー分散化に着目し、ブレイクダウン時にアバランシェが生じない新型のASPT (Avalanche-suppressed punch-through)-IGBTを提案した。作製したASPT-IGBTのサージ耐量はNPT-IGBTの約1.6倍で、デバイス内部の最大エネルギー密度比の逆数に良く一致したことから、サージ耐量はデバイス内部のエネルギー分散により決まることが分かった。

(4) Si MOSパワーデバイスのオン抵抗は、微細加工技術や新デバイス構造の適用により低減されてきたが、既にSiの材料限界に近づきつつある。特に高耐圧系MOSパワーデバイスであるIGBTについてはオン電圧が2Vを切り理論限界の約1.5Vに迫っており、今後大幅な低減が見込めない。この限界を克服すべくSiに置き換わる可能性がある半導体材料の候補としてSiCが挙げられる。近年、高品位単結晶が作製されるようになってきたSiC材料は、Siに比べてアバランシェ電界強度が約1桁高いためドリフト抵抗を大幅に低減でき、耐高圧MOSパワーデバイスのオン抵抗を飛躍的に低減できる可能性がある。本研究では、SiC材料をMOSFETに応用する場合に極めて重要な熱酸化特性、イオン注入特性、並びにMOSデバイスとして最も重要なMOS界面特性を調べ、その異方性や電子特性を明らかにした。新たに見出した熱酸化異方性を生かし、高耐圧化と低閾値電圧化を両立できる新しい縦型SiC MOSデバイス・プロセス技術を提案した。作製した縦型SiC MOSFETにおいて耐圧250V、ノーマリオフのトランジスタ動作を確認し、SiCの高耐圧縦型MOSFET応用の可能性を示した。

以上の研究成果により、MOSパワーデバイスの高性能化と高機能化を進める上で、デバイス・プロセスの物理と技術上の指導原理、方向性が明確化された。

## 論文審査結果の要旨

MOS (Metal-Oxide-Semiconductor) パワーデバイス、高速動作、低駆動電力、低損失、広い安全動作領域等の電気的特性を有するため、工業、民生等の各分野に広く普及している。しかし、例えば自動車分野に適用するには、 $-55\sim 125^{\circ}\text{C}$ の広い動作温度範囲、過負荷、サージ電圧印加等の厳しい使用条件下でパワーデバイスや負荷を破壊から防ぎ、信頼性を高めるための技術の確立が緊急課題である。本研究は、このような過酷な条件下でも使用可能なMOSパワーデバイスの開発を目的とするものである。

MOSパワーデバイスの代表的なものとして、MOSFET (MOS Field-Effect Transistor) と IGBT (Insulated-Gate Bipolar Transistor) があり、最大許容損失と最大可制御電力の点で、前者は低耐圧領域、後者は高耐圧領域での使用に適する。本研究では、それぞれに対して、新デバイス構造と製作方法を提案し、計算機シミュレーションと試作実験により、新提案の効果を明らかにしている。

まず、デバイスの低電力損失化と高温動作を実現するためには、デバイスの高性能化、即ち低オン抵抗化、高耐圧化、及び高速化が必要不可欠である。本研究では、低オン抵抗化にたいして、微細化されたプレーナードMOSFET (Double-diffused MOSFET) のオン抵抗の主成分がネック部抵抗であることに着目し、その部分を削除した新しいCONCAVE (くぼみ) DMOSFET を提案した。さらに、局部酸化 (LOCOS) 法を利用した新製作プロセスを採用することにより結晶の損傷を防ぎ、また電子移動度の高い面方位を選ぶことで、チャンネル部で  $300\text{cm}^2/\text{V}\cdot\text{s}$  と高い電子移動度が得られた。この新提案のデバイス構造及びプロセスにより、 $16\mu\text{m}$ セル素子の特性オン抵抗が  $75\text{m}\Omega\cdot\text{mm}^2$  (耐圧50V) と従来型の素子と比べて約1/2の低い値が達成できた。本技術で試作したIGBTでも同様な結果が得られた。

次に、パワーデバイスならびに負荷を過負荷やサージ電圧から保護するための高精度電流検出機能とパワーMOSFETとのモノリシック化について検討した。DMOSチャンネル抵抗を電流検出抵抗とした新電流検出方式を考案し、モノリシック化に成功した。そして実験により、電流検出の精度ならびに温度特性が優れていることを実証した。

さらに、高サージ耐量化に対して、アバランシェ抑制型パンチスルーIGBTを提案し、シミュレーションならびに試作実験により、その性能を確かめた。その結果、本提案のデバイスが高いサージ耐量をもつことを実証した。

本研究では、さらに、パワーデバイスの構成材料として、Siよりも優れた物性をもつSiCを用いたパワーMOSFETの開発を試み、この材料に適したデバイス構造と製作プロセスを提案し、デバイスの試作に成功している。

以上を要約すると、本研究は、過酷な条件下での使用に耐え得るようなMOSパワーデバイスの実現に貢献するところが大きい。審査の結果、本論文は博士(工学)の学位に相当する内容をもつものと認定する。