ł

静岡大学博士論文

回路シミュレーションのためのバイポーラICの

モデリングに関する研究



平成元年7月

猪平 進

論文要旨

バイポーラ I C の高周波化および高集積化に伴い,その設計においては高精度のモデル を用いた回路シミュレーションが不可欠になりつつある。本論文は,バイポーラ I C の回 路シミュレーションに必要となる高精度のデバイスモデリングの研究をまとめたものであ る。

論文は7章からなり,第1章は緒論,第2章から第6章が本論,第7章は結論である。 本論では,近年バイポーラICの設計で特に重要となるいくつかの新しいモデリングを取 り扱っており,第2章から第4章が,高周波シミュレーションのためのトランジスタと抵 抗のモデルを,第5章が寄生の基板電流のモデルを,第6章がトランジスタや抵抗の製造 バラツキのモデルを研究している。本論の各章は次のような内容である。

第2章では、バイポーラトランジスタの高周波シミュレーション精度のポイントとなる 利得帯域幅積f_Tのモデルを研究し、問題となる大電流域のf_T精度を向上させるため、ベ ース領域の伝導度変調効果(Webster効果)と コレクタ領域の伝導度変調効果(Kirk効果) およびクリティカル電流(Kirk効果の開始点電流)を取り入れた新しいモデル(EM5モデ ル)を提案した。 このモデルをアナログIC用バイポーラトランジスタに適用した結果、 コレクタ・エミッタ間電圧(Vce)依存性を含めて f_Tの誤差が10%以下と良好な精度を 得た。

第3章では、上のf_I モデルをもとに、同一チップ上に試作した600MHz広帯域増 幅器およびそのパイポーラトランジスタを用いて、100MHz~1GHzのSパラメー タを評価することにより、バイポーラトランジスタの高周波モデルを検討した。まずモデ ルの精密な評価のため、パッドおよびボンディングワイヤを含むパッケージのモデル化を 行い、特にパッドの抵抗分の考慮が必要なことを示した。次にパイポーラトランジスタの 高周波モデルとして通常使用されるハイブリッドπ型モデルにつき100MHz以上の周 波数領域における精度の不十分さを明らかにした。その精度を改善するため、デバイスの IC化構造に伴う寄生素子および二次元電流分布の解析に基ずき、従来のハイブリッドπ 型モデルに、(i)ベース・コレクタ間容量Cμの分割、(ii)ベース・エミッタ間容量Cπの 分割、および(iii)基板の抵抗分の導入をはかった拡張モデルを考案した。この拡張モデ ルにより単体トランジスタのSパラメータの算出精度が大きく改善され、600MHz広

İ

帯域増幅器ICの3dBカットオフ周波数fcの誤差は5%以下(従来ハイブリッド π型モ デルでは40%以上)となった。

第4章では、バイポーラICでトランジスタとともに多用される集積化抵抗の高周波モ デルを研究した。まず集積化抵抗をRC分布定数回路とみなして解析を行い、抵抗の高周 波特性を駆動点インピーダンスと電流利得で表現した。この解析に基づき、RC分布定数 回路をR、Cの集中定数で近似した従来の n型あるいはT型モデルよりも精度の高いモデ ルとして、新しくブリッジ n型モデルを導出した。このモデルは、R、C/2からなる n 型モデルのRと並列に-C/6の負性容量を加えた簡便な等価回路で表すことができ、3 d B低下カットオフ周波数(1/nRC)以下の領域では分布定数回路の理論解と同等の 良い精度をもつことを、試作した拡散抵抗の測定と比較して明らかにした。このモデルは、 負性インピーダンス変換器(NIC)を用いたビデオ帯アクティブフィルタおよびビデオ ディスクプレーヤ用色信号処理ICの設計への応用において、実用上十分の精度を示した。

第5章では,エピタキシャル層の薄い最新の高集積バイポーラICで生じる基板電流の モデルを研究した。まずNPNトランジスタに対し,IC化構造に伴う寄生サブPNPト ランジスタを1つのダイオードと電流源で表してこれを従来のバイポーラモデルに追加し た複合モデルを考案し,次にラテラルPNPトランジスタに対し,従来のモデルに2つの ダイオードと電流源を追加した複合モデルを考案し,いずれもそのモデルパラメータ抽出 法を示した。これらのモデルをBi-CMOS用NPNトランジスタおよびアナログプロ セス用ラテラルPNPトランジスタに適用し,基板電流特性および飽和特性に関し良好な 精度を得た。また本モデルを用いることにより,Bi-CMOSメモリの電源電圧マージ ン不良のシミュレーションが可能となることを示した。

第6章では、ICのマージン設計において重要な、トランジスタや抵抗の製造バラツキ を回路シミュレーションに導入するための統計モデルを研究した。この章では、アナログ ICの製造バラツキに関する測定データを分析し、IC内デバイスのバラツキに存在する 二つのレベルの相関、すなわちデバイス間相関およびデバイス内相関を含む統計モデルを 考案した。このモデルは多変量解析の理論に基づき、デバイス間相関に対し、相関行列の 固有値と固有ベクトルを利用する主成分モデル、デバイス内相関に対し、線形回帰式に基 づく回帰モデル、の二つのサブモデルを結合したものである。この統計モデルは、アナロ グICの回路設計で重要なペアデバイスの整合(マッチング)を扱うことができ、アナログ IC内のデバイスのバラツキ(その分布と相関)を現実的な計算時間内で再現できる。ビデ

Ï

オカメラ用ICおよびビデオ帯アクティブフィルタICの主要な回路特性のバラツキがこのモデルにより良好にシミュレーションできた。

以上のモデルをいずれも回路シミュレータに組込み,バイポーラICの回路シミュレーションの高精度化を実現した。

記号の説明

- Ac :トランジスタのベース・コレクタ間接合面積
- AE : トランジスタのエミッタ面積
- B : Kirkモデルのロールオフ・パラメータ (= $\eta^{\frac{1}{2}}W_{\rm C}/W_{\rm B}$)

B_{MWC}:新モデルのクリティカル電流式におけるフィッティング・パラメータ

- b :擬似飽和直流モデルのフィッティング・パラメータ
- CBC:ベース・コレクタ間外因性寄生容量
- CBE:ベース・エミッタ間外因性寄生容量
- C_{ic}:ベース・コレクタ間接合容量
- Cje : ベース・エミッタ間接合容量
- CL :負荷容量
- Cp :パッド容量
- CsuB:コレクタ・サブストレート間接合容量(基板容量)
- Dn :電子の拡散定数
- Fcr : Lindholmのクリティカル電流式におけるフィッティング・パラメータ
- FCRI:新モデルのクリティカル電流式におけるフィッティング・パラメータ
- fr : hfeが1になる周波数。利得帯域幅積
- gm :相互コンダクタンス
- hFE:直流エミッタ接地電流増幅率
- h fe : 交流小信号エミッタ接地電流増幅率
- IB :ペース電流
- Ic :コレクタ電流
- I CRI: 新モデルのクリティカル電流
- IE :エミッタ電流
- IP: frのピーク値を与えるコレクタ電流値(=新モデルのモデル・パラメータ)
- IK :ベース・エミッタ接合の順方向 knee 電流
- IKS :寄生サブPNPトランジスタの順方向 knee 電流

- Is :飽和電流(Gummel-Poonモデル)
- Iss : 飽和電流(Ebers-Mollモデル)
- IsB :寄生サブPNPトランジスタの順方向飽和電流
- Jc :コレクタ電流密度
- J₂ : Kirkモデルのクリティカル電流密度
- Le :エミッタ長
- m :平均值
- n : 接合容量の電圧依存性指数
- Nc :コレクタ領域の不純物濃度
- q :電子の電荷 (1.6×10⁻¹⁹クーロン)
- gB :規格化ペース電荷(Gummel-Poonモデル)
- RB :全ペース抵抗(RBI+RBX)
- RBI : 内部ペース抵抗
- RBX :外部ペース抵抗
- Rc :全コレクタ抵抗
- Rco : エミッタ直下の変調されるコレクタ抵抗
- Rc1 : コレクタ電極直下および埋込み層の一定コレクタ抵抗
- RE :エミッタ抵抗
- **Rp** : パッドの抵抗
- Rs :サブストレート(基板)の抵抗
- r : 容量の分割比(第2章-第5章)
- r :相関係数(第6章)
- r₁ : ペース・コレクタ容量の分割比
- r₂ :ペース・エミッタ容量の分割比
- rB :交流小信号ペース抵抗
- rc :交流小信号コレクタ抵抗
- re :交流小信号エミッタ抵抗
- Ть :ペース走行時間
- Ть。: Тьの低注入レベルにおける値
- **T bH** : **T b**の高注入レベルにおける値

- Tc :コレクタ領域の時定数
- Te :エミッタ接合の時定数
- Tec :エミッタ・コレクタ間走行時間
- Tf : 順方向走行時間
- Tr : 逆方向走行時間
- Tx :コレクタ接合の空間電荷層走行時間
- ▼▲ :順方向アーリー電圧
- VB :逆方向アーリー電圧
- VBE :ペース・エミッタ間電圧
- VCB :ペース・コレクタ間電圧
- Vcc :回路のコレクタ側電源電圧
- VCE :コレクタ・エミッタ間電圧
- V_{CBT} : | V_{CB} | + ϕ_C
- Vz :ツェナー電圧
- vs :キャリアの飽和速度
- WB :ベース幅
- Wc :コレクタ領域の幅
- WCIB:ベース拡がり領域の幅 (Current Induced Base Width)

WCIB: WCIB/WC

- xm :コレクタ接合の空間電荷層幅
- βF :順方向電流増幅率パラメータ
- β_{F} :補正された順方向電流増幅率パラメータ
- β_R :逆方向電流増幅率パラメータ
- β_R : 補正された逆方向電流増幅率パラメータ
- βs :寄生サブPNPトランジスタの順方向電流増幅率パラメータ
- n :ペースのプロファイルにより生じる内部電界できまる定数
- no : nの低注入レベルにおける値
- ¢c :コレクタ接合のビルトイン電圧
- ρc :コレクタ領域の比抵抗

σ :標準偏差値

µno :低電界電子移動度

略号

- EM5 : 拡張 Ebers-Mollモデル Version 5(frロールオフ含む)
- CADDET:Computer Aided Device DEsign in Two dimensions(2次元デバイス シミュレータの名称)
- GP3 : 拡張 Gummel-Poonモデル Version 3(基板電流含む)
- NIC : Negative Impedance Converter (負性インピーダンス変換器)
- ORBIT : One dimensional Region free BIpolar Transistor program(1次元 バイポーラ・デバイスシミュレータの名称)
- SUPREM:Stanford University PRocess Engineering Models (1次元プロセスシミ ユレータの名称)

| | 目 次 | |
|-----|------------------------------------|----|
| | | 頁 |
| 第1章 | 序論 | 1 |
| 1.1 | 本研究の背景 | 1 |
| 1.2 | 本研究の目的と概要 | 5 |
| 第1章 | の参考文献 | 7 |
| 第2章 | 大電流域のfェ低下を考慮したバイポ-ラトランジスタモデル | 9 |
| 2.1 | はじめに | 9 |
| 2.2 | バイポーラトランジスタの利得帯域幅積 f τと順方向走行時間 T f | 11 |
| 2.3 | 回路シミュレーションのためのfrロールオフの新しいモデル | 19 |
| 2.4 | アナログIC用バイポーラトランジスタへの適用結果 | 25 |
| 2.5 | まとめ | 29 |
| 第2章 | の参考文献 | 31 |
| 第3章 | バイポーラトランジスタの髙周波モデル | 33 |
| 3.1 | はじめに | 33 |
| 3.2 | 測定サンプル | 34 |
| 3.3 | パッケージモデル | 36 |
| 3.4 | 髙周波モデル | 47 |
| 3.5 | 帰還型広帯域増幅器の髙周波シミュレーション | 62 |
| 3.6 | まとめ | 64 |
| 第3章 | の参考文献 | 66 |
| 第4章 | 集積化抵抗の高周波モデル | 68 |
| 4.1 | はじめに | 68 |
| 4.2 | 集積化抵抗に対する均一分布定数回路の解析 | 68 |
| 4.3 | 従来モデルの検討 | 73 |
| 4.4 | 新しいブリッジπ型モデル | 76 |
| 4.5 | 抵抗の平均寄生容量 | 79 |
| 4.6 | 測定値との比較 | 82 |
| 4.7 | 応用例 | 86 |

| 4.8 | まとめ | 8 8 |
|------|--------------------------|-----|
| 第4章 | むの参考文献 | 91 |
| 第5章 | 基板電流を含むバイポーラトランジスタ複合モデル | 92 |
| 5.1 | はじめに | 92 |
| 5.2 | NPNトランジスタの複合モデル | 92 |
| 5.3 | ラテラルPNPトランジスタの複合モデル | 100 |
| 5.4 | Bi-CMOSメモリ回路への応用 | 106 |
| 5.5 | まとめ | 108 |
| 第5章 | この参考文献 | 109 |
| 第6章 | 製造バラツキを考慮したIC内デバイスの統計モデル | 110 |
| 6.1 | はじめに | 110 |
| 6.2 | アナログIC内デバイスの製造バラツキの分析 | 112 |
| 6.3 | 統計モデル | 116 |
| 6.4 | アナログICへの応用 | 125 |
| 6.5 | まとめ | 130 |
| 第6章 | むの参考文献 | 133 |
| 第7章 | 結論 | 134 |
| 第7章 | むの参考文献 | 138 |
| 本研究に | 関する論文,国際会議および学会発表等 | 139 |
| 謝辞 | | 143 |

第1章 序論

1.1 本研究の背景

バイポーラICは,その良好な雑音特性および高周波特性により, 音響,TV,VTR および通信等のアナログ分野において,またその高速性,高駆動能力を生かして高速メモ リあるいは高速論理LSIを含むデジタル分野においても,現在広汎に使用されている。

これらのバイポーラ I Cは, ニーズの多様化および多機能化に対応して年々高集積化お よび高周波化が進み,またこれを可能にするためデバイスの微細化およびエピタキシャル 層膜厚の縮小などのプロセスの革新が進んでいる。たとえばアナログバイポーラ I C の場 合,従来のプロセスで基準となるトランジスタのエミッタ面積は20μロであったが,最 近の微細化プロセス[1]では3μロと約1/40に縮小し,また縦方向ベース幅も従来の 1μmから0.3μmへと1/3以下となった。その結果,バイポーラ I C の高周波性能の 指標となるトランジスタの利得帯域幅積 f τ は,従来の400MH z から4GH z へと約 1桁向上した。さらにデジタル用では,セルフアライン技術の採用により20GH z を超 える f τ をもつサブミクロントランジスタも出現している[2]。

また最近の新しい動きとして,アナログとデジタルの信号処理を同一チップ上で行うア ナログ・デジタル混在化[3],およびバイポーラプロセスとMOSプロセスの共存化(い わゆるBi-CMOS[4])などの複合化の動きがある。このうちアナログ・デジタル混在 化は,MOS型でも研究が進みつつあるが,雑音および高周波特性などのアナログ性能を 重視する応用においてはバイポーラ型が多く使用される。

このようにバイポーラICは、高集積化、高周波化、および複合化が進み、その生産に はますます高度の設計技術が必要になっている。従来「ICの生産は農業」といわれ、プ ロセスおよびデバイスの設計から、回路およびレイアウトの設計まで、TEG(Test Element Group)を用いた試作を繰り返して、設計のバグ(虫)をとり製造に至る方法が主流を なしてきた。しかし製造プロセスの複雑化と回路の大規模化により、ICの試作に要する 期間および費用は著しく増大しており、もはや従来のように何回も仕損を繰り返すやり方 は許されなくなっている。そこでこのような複雑化するIC設計に対処するため,各種の シミュレーション技術および CAD(Computer-Aided Design)技術が開発され,また現在 開発されつつある。

いまバイポーラ型アナログ・デジタル混在ICを例にとれば,その設計および製造の流 れはおよそ図1.1のようになっている。(純アナログあるいは純デジタルICでは,それ ぞれデジタル部あるいはアナログ部の設計を省略する。) ICの設計は,大きく分けて, 回路,レイアウトおよびプロセス/デバイスの三つの設計からなる。通常,顧客の仕様に 基ずきシステムを機能ごとにブロックに分割した後,各ブロックの性能を実現するための 回路設計を行い,次にレイアウト設計を行ってマスクパターンを作成し,ウェーハ処理を 中心にした製造に入る。既存プロセスを用いる場合はこれが主要な設計の流れとなるが, 新規プロセスでは図1.1の右上に示すプロセス/デバイス設計も必要となり,それが回 路設計およびレイアウト設計を支える関係となる。

図1.1の各設計工程において, 各種のシミュレーションまたはCADツールを用いる が,現在IC設計上不可欠となっているのは,回路シミュレーション[5],論理シミュレ ーション[6],パターンチェックプログラム[7]およびテスティングプログラムであり, 他はなお開発中のもの(たとえばプロセスシミュレーション[8])や部分的に使用されるも の(デバイスシミュレーション[9]および自動レイアウトプログラム[10])となっている。

IC設計の中心となる回路設計では、アナログ部が回路シミュレーションを、デジタル 部がセル(基本回路)の設計に回路シミュレーションを、全体の論理回路の設計に論理シミ ュレーションを使用する。これらのシミュレーションを設計に用いる上で重要なことはシ ミュレーションの精度である。 このうち論理シミュレーションでは、必要な各セル(基本 回路)の遅延時間などのパラメータを、 セルに対する回路シミュレーションにより決定す るから、 論理シミュレーションの精度も回路シミュレーションが握っているといえよう。 この回路シミュレーションにおける精度は、IC内のデバイスに対しいかに高精度のモデ ルを使うかによってきまる。

回路シミュレーションのためのバイポーラトランジスタのモデルに関しては、従来より いくつかの研究がなされてきた。代表的なものとして、トランジスタの端子間電圧電流特 性に着目した Ebers-Mollモデル[11], およびベース電荷蓄積に基ずいた Gummel-Poonモ デル[12]の二つが、今日多くの回路シミュレータ(たとえばSPICE[13])で用いられて いる。しかしながらこれらの従来モデルは、次にのべるように、微細化および高周波化し

- 2 -



図1.1 アナログデジタル混在ICの設計および製造の流れ

てきた最近のバイポーラICの設計課題やモデル精度の要求に応えられない点が生じてお り,新しいモデルの導入あるいは新しい効果を取り入れたモデルの改良や拡張が必要にな っている。

まず第一は大電流領域の問題である。従来のモデルは基本的に低電流レベルの動作を前 提につくられており、大電流効果は部分的にしか取り入れていない。このため大電流域で はとくにfr の計算などにおいて十分の精度が得られないのが実情である。ところが最近 デバイスの微細化につれ、IC中のトランジスタが大電流においても動作することが多く なっている。 この領域の精度を改善するため、最近いくつかの研究[14]-[16]がなされ始 めた。ただしその多くは大電流域の直流精度(擬似飽和特性など)の改善にとどまり、バイ ポーラICの高周波シミュレーションの精度確保のキーになるfr のモデルについてはな お問題が残っている。

第二は寄生素子のモデリングの問題である。 すなわちデバイスの微細化と バイポーラ ICの高周波化につれ,従来あまり考慮していなかったIC化構造に伴う寄生素子の影響 が増大しており,とくに高周波シミュレーションの際に問題になっている。従来のバイポ ーラモデルにおいても, 基板容量などIC化構造に伴う寄生素子が取り込まれているが, とくに100MHz以上の高周波帯においてはなお不十分である。また最近開発の進んで いるBi-CMOS回路では, 従来無視していた寄生素子(サブPNPトランジスタ)によ る基板電流が問題となっている。 このように従来モデルで解析できない現象に対しては, 新たなモデリングを必要とする。

つぎに第三に,バイポーラIC全体の正確なシミュレーションのためには,バイポーラ トランジスタに対するモデルのみでは不十分になっていることである。すなわちバイポー ラICではトランジスタとともに他のデバイス (抵抗や容量など)が集積化されているが, 回路シミュレータにはそのモデルが用意されていない。このためとくに高周波シミュレー ションにおいて,たとえば集積化抵抗の分布定数容量によるトラブルや設計仕損が発生し ており,このような抵抗についてもその集積化構造を考慮したモデルが必要となっている。

第四に,従来のモデルでは,ICの回路設計で特に重要な,デバイスの製造バラツキを 考慮したシミュレーション (統計的回路シミュレーション)が正確に扱えないことである。 IBM社がこのような統計的回路シミュレーションをひとつのねらいとして,ASTAP [17]を開発したことは良く知られている。しかしこのシミュレータは,タブロ法によりモ デル組み込みの容易さや高速性を実現するなどすぐれた特徴をもつものの,ICの統計的 なシミュレータとしては本質的な欠陥をもっている。それは,IC内の各デバイスの製造 バラツキに存在する相関(たとえばアナログICの設計で重視するペアデバイスのトラッ キング)を考慮していないことである。 このようなICのバラツキの相関を考慮して正確 なマージン設計を実現するには,そのためのモデリング(統計モデルの作成)[18],[19]を 必要とする。

1.2 本研究の目的と概要

以上の背景のもとに、本論文では、近年微細化および高周波化してきたバイポーラIC の回路シミュレーションを、高精度で実現するためにとくに重要となるモデリングを研究 している。まず、第2章でバイポーラトランジスタの大電流域のfr モデルを研究し、続 く第3章と第4章において、バイポーラICの高周波特性を精度良くシミュレーションす るための、バイポーラトランジスタと抵抗の高周波モデルを研究している。これらの章で は、IC化構造に伴う寄生素子のモデリングがひとつのポイントとなる。次に第5章にお いては最新のバイポーラプロセス(Bi-CMOSなど)で新しく発生した寄生効果、 すな わち基板電流のモデリングを取り扱う。そして第6章ではトランジスタと抵抗の製造バラ ツキを回路シミュレーションで扱えるようにするための統計モデルを研究している。

回路シミュレーションのためのモデリングは、厳密な数値解析的定式化を要するデバイ スシミュレーションのためのモデリングと異なり、次のような要件を満足する必要がある。 第1に、回路シミュレーションは大規模な回路を取扱うことが多いため、計算の効率上、 モデルはできるかぎり簡単でなければならない。第2に、節点解析法を用いる回路シミュ レータにおいては、モデル組込の必要上、モデルの基本式が解析式で表現されることが必 要である。その上で第3に、IC設計上要求される十分の精度を保持しなければならない。 また第4の要件として、収束性が確保されることも必要である。収束性は高周波シミュレ ーションではとくに問題にならないが、非線形解析となる直流および過渡シミュレーショ ンで要求される。本論文では全章にわたり、このような四つの要件を目標においてモデリ ングを研究しているが、これらの要件は一般に相互に矛盾する。たとえば精度を十分確保 しようとすると、モデルは複雑になり、計算時間の増大を招く。したがってこれらをどの ように折合いをつけるかが、回路シミュレーションのためのモデリングにとって大きな課 題である。

本論文では、モデルの適用対象として、第5章の一部を除き、主にアナログIC用バイ

ポーラトランジスタを取り上げているが、第2章、第5章および第6章のモデルはいずれ もデジタルIC用バイポーラトランジスタにも適用可能である。

以下に本論文の各章の概要を述べる。

第2章では、大電流域におけるfr低下を考慮したバイポーラトランジスタのモデルについて述べる。ここではベース領域の伝導度変調(Webster効果)とコレクタ領域の伝導度 変調(Kirk 効果)を考慮した新しい走行時間モデルを提案し、アナログIC用バイポーラモ デルに適用した結果を示す。frの高精度化はICの高周波特性の精度確保のキーとなる。

第3章では,第2章のモデルを基礎にしてバイポーラトランジスタの高周波モデルにつ いて検討する。ここではまず従来より回路シミュレータの高周波モデルとして広く用いら れてきたハイブリッド π型モデルを評価する。そして100MHz以上の周波数領域では IC化構造に伴う寄生素子を考慮したモデル(拡張モデル)が有効であることを,600 MHz広帯域増幅器の高周波シミュレーションを通して明らかにする。

第4章では,集積化抵抗の高周波モデルについてのべる。本章では,均一分布定数回路の理論に基ずき,寄生の分布容量を簡便な形で取り入れたモデルを提案し,測定値と比較して,さらにアナログIC回路へ適用する。

第5章では,最新のバイポーラプロセスで問題となる寄生の基板電流を考慮したNPN トランジスタおよびラテラルPNPトランジスタに対する複合バイポーラモデルについて のべ,Bi-CMOS回路への応用を示す。

第6章では,製造バラツキを考慮した統計モデルについてのべる。本章で提案する統計 モデルは,多変量解析の理論に基ずき,アナログIC内素子の製造バラツキにおける相関 と分布とを含み,アナログICの設計で重要なペアデバイスの整合性を扱える点で他に類 をみないものであり,ICの統計的回路シミュレーション(マージン設計)に有効となるこ とを示す。

最後に第7章で結論をまとめる。

- [1] T.Watanabe, T.Okabe, K.Sakamoto, M.Nagata, A.Muramatsu, S.Ogura, and M.Hayashi, "HIT-An Analog/Digital Bipolar VLSI Technology," Symposium on VLSI Technology, 7-8, pp.108-109 (Sept. 1982).
- [2] H.Ichino, M.Suzuki, S.Konaka, T.Wakimoto, T.Sakai, "Super Self-Aligned Process Technology (SST) and Its Applications," IEEE 1988 Bipolar Circuits & Technology Meeting, pp.15-18, Minneapolis (Sept.1988).
- [3] P.Quinlan, "Design of An Analog 8-Bit 2-Channel I/O ASIC for Disk Drive Control Applications," IEEE 1989 Custom Integrated Circuits Conference, pp.11.2.1-11.12.4 (May 1989).
- [4] T.Ikeda, T.Nagano, N.Momma, K.Miyata, H. Higuchi, M.Odaka, and K.Ogiue, "Advanced Bi-CMOS Technology for High Speed VLSI", Int. Electron Devices Meeting Tech. Digest, pp. 408-411 (1986).
- [5] D.A.Calahan, "Computer-Aided Network Design," McGraw-Hill, Inc. (1972), コンピュータによる電子回路設計,日刊工業新聞社 (1974年8月).
- [6] P.Wilcox and A.Rombeck, "F/LOGIC An Iterative Fault and Logic Simulation for Digital Circuits," in Proc. 13th Design Automation Conf., pp.68-73 (1976).
- [7] H.S.Baird, "Fast Algorithms for LSI Artwork Analysis," in Proc. 14th Design Automation Conf., pp. 303-311 (June 1977).
- [8] D.Antoniadis, S.Hansen, and R.W.Dutton, "SUPREM II A Program for IC Process Modeling and Simulation," Stanford Electron. Lab., Stanford, CA, Tech. Rep. 5019-2 (1978).
- [9] T.Toyabe H.Masuda, Y.Aoki, H.Shukuri, T.Hagiwara, "Three-Dimensional Device Simulator CADDETH with Highly Convergent Matrix Solution Algorithms," IEEE Trans. on Elecron Devices, vol. ED-32, no. 10, pp. 2038-2044 (Oct. 1985).
- [10] J.D.Williams, "STICKS—A Graphical Compiler for High-Level LSI Design," in Proc. AFIPS Conf., vol. 47, pp.289-295 (June 1978).

- [11] J.J.Ebers and J.L.Moll, "Large Signal Behavior of Junction Transistor," Proc.IRE 42, pp.1761-1772 (Dec. 1954).
- [12] H.K.Gummel and H.C.Poon, "An Integrated Charge Control Model of Bipolar Transistors," Bell Syst. Tech. J., 49, pp.827-852 (May, 1970).
- [13] L.W.Nagel and D.O.Pederson, "Simulation program with integrated circuit emphasis," in Proc. 16th Midwest Symp. Circuit Theory, Waterloo, Ont. , Canada (Apr. 1973).
- [14] G.M.Kull, L.W.Nagel, S-W.Lee, P.Lloyd, E.J.Plendergast, and H.Dirks, "A Unified Circuit Model for Bipolar Transistors Including Quasi-Saturation Effects," IEEE Trans. on Electron Devices, vol. ED-32, no. 6, pp.1103-1113 (June 1985).
- [15] H.C. de Graaff and W.J.Kloosterman, "New Formulation of The Current and Charge Relations in Bipolar Transistor Modeling for CACD Purposes," IEEE Trans. on Electlon Devices, vol. ED-32, pp. 2415-2419 (Nov. 1985).
- [16] 新美,猪平,永田,飯田,中込,"擬似飽和現象を含むバイポーラトランジスタの CADモデル," 電子通信学会論文誌(C), Vol. J67-C, No.11, pp.855-862, (1984年11月).
- [17] W.T.Weeks, et al, "Algorithms for ASTAP-A Network Analysis Program," IEEE Trans. Circuit Theory, vol. CT-20, pp.628-634 (Nov. 1973).
- [18] J.Logan, "Characterization and Modeling for Statistical Design," Bell Syst. Tech. J., vol. 50, no. 4, pp. 1105-1174 (Apr. 1971).
- [19] S.Inohira, T.Shinmi, M.Nagata, and K.Iida, "Statistical Modeling for Large Scale Integrated Circuit Design," Symposium on VLSI Technology, 5-3, pp. 76-77 (Sept. 1982).

第2章 大電流域のfr低下を考慮した バイポーラトランジスタモデル

2.1 はじめに

バイポーラトランジスタの利得帯域幅積frは,通常小信号電流増幅率hfeが1になる 周波数と定義される。このfrは,低電流領域では電流を増すとエミッタ容量による時定 数が低下する結果次第に上昇するが,さらに電流を増すと,ある所から低下するようにな る。この大電流領域におけるfrの低下をfrロールオフと呼ぶ。

 f_T はバイポーラトランジスタの高周波特性やスイッチング特性を大きく左右するから, バイポーラICの回路シミュレーションを正確に行うためには f_T に対する高精度のモデ ルが必要となる。しかし一般に回路シミュレータ(たとえばSPICE)に用意されている バイポーラトランジスタの f_T のモデルでは,とくに大電流ロールオフ領域において満足 すべき精度が得られない。それでも従来はバイポーラトランジスタのエミッタ面積が大き かったため,大電流域の f_T 精度が悪くても大きな問題とならなかった。しかし最近の微 細化トランジスタでは電流密度が大きくなり, f_T ロールオフ領域に動作点が入る場合も 多くなっている。とくに近年盛んに研究されつつあるBi-CMOS回路はその一例である。 このため回路シミュレーションのための大電流領域を含む高精度な f_T モデルは,最近の Stubing&Rein[1]や de Graaff[2]の発表にもあるように,なお今日一つの研究課題 となっている。

バイポーラトランジスタのfrロールオフ領域の解析は,最初Kirk[3]によって行われ た。 Kirkはトランジスタを一次元構造と仮定し,コレクタ領域の伝導度変調,すなわち 図2.1(a)のようなコレクタ領域へのベースの拡がり(base widening)に着目した。今日 ではこのコレクタ領域の伝導度変調効果を一般にKirk効果と呼ぶ。次にvan der Ziel等 [4]は,図2.1(b)のようなベース内でのキャリアの二次元的拡がり効果に着目してfr ロールオフの解析を行った。 その後, R.J.Whittier & D.A.Tremere[5]はこれら 二つの対照的なモデルを検証し,彼らの試作した実験試料では van der Zielモデルの方



(a) Kirk効果



(b) van der Ziel効果

図2.1 大電流効果

が一致が良いと結論した。しかし今日では,デバイス内部のシミュレーション技術[6]が 進んだ結果,最新のICプロセスのバイポーラトランジスタでは,大電流で両方の効果が 現われるが,ベース内の横方向拡がり効果よりもむしろ Kirk効果の方が支配的と考えら れている[注1]。 Kirkの解析は一次元的な限定はあるものの,バイポーラトランジスタ の大電流域の物理的ふるまいを良く表現しており,今日でも注目すべきものである。本章 では Kirkの解析の主要な結果をまず検討し,これを基にさらに他の効果をも考慮して高 精度のf_Iモデルを提案し,アナログIC用バイポーラトランジスタの測定値と比較・検 証する。

[注1] ただ最近の先進バイポーラプロセス[7]では エミッタストライプの幅が0.7 μ を切るデバイスも現われ始めており,このような微細化バイポーラでは二次元効 果の影響も無視できないかもしれない。 この点では, van der Zielの考え方も 再度見直しが必要であろう。

2.2 バイポーラ・トランジスタの利得帯域幅積frと順方向走行時間Tf

本論文で対象とするバイポーラ・トランジスタは, 図2.2(a)のような集積化された IC用トランジスタであり,その素子構造は本来三次元的なものである。しかしこのよう なIC用バイポーラ・トランジスタの場合においても,その主要な性能は第一次近似とし てN*エミッタ層の直下領域、すなわち図2.2(a)の破線内の領域で決まる。そこで本章 では簡単のために図2.2(b)のような一次元モデルを想定する。図2.2(a)の破線外の 領域である寄生素子の影響は,第3章の高周波モデルにおいて考察を加える。

いま図2.2(b)のような一次元モデルで考えると,その利得帯域幅積frは,エミッタ (電極)から注入されたキャリアがコレクタ(電極)まで到達する時間Tecと次の関係がある [注2]。

$$\frac{1}{2 \pi f_{T}} = T_{ec} \qquad (2.1)$$

Tecは主に次の3つの成分よりなる。

$$-11 -$$



(a)構造

-

.



(b) 一次元モデル

図2.2 IC用バイポーラトランジスタ

.

(2.2)

ここでTeは、エミッタ接合の充電時定数であり次式となる。

$$T_{e} = \frac{kT}{q I_{c}} (C_{je} + C_{jc} + C_{BE} + C_{BC})$$
(2.3)

C jeはペース・エミッタ間接合容量, C jcはコレクタ・ベース間接合容量,そして C BEは ペース・エミッタ間外因性寄生容量, C BCはコレクタ・ベース間外因性寄生容量である。 またTcはコレクタ領域の充電時定数であり,コレクタ抵抗をrcとして次式で表わされる。

$$T_c = r_c C_{jc} \qquad (2.4)$$

そしてTfはキャリアの順方向走行時間であり、ベース層走行時間Tbとコレクタ空乏層走行時間Tx,エミッタ領域の少数キャリアの蓄積による遅延時間Teh[9],およびベース

$$T_{f} = T_{b} + T_{x} + T_{eh} + T_{escl}$$

$$(2.5)$$

・エミッタ間空間電荷層の中性容量(neutral capacitance[10]) による遅延時間 Tescl の和と考えられる[注3]。一般には上式のTfのうち,ペース走行時間 Tbが支配的である。 低レベル注入条件下でTbは次式で表わせる[注4]。

$$T_{b} = \frac{W_{B}^{2}}{\eta D_{n}}$$
(2.6)

ここでWBはベース幅, ηはベースの濃度プロファイルで定まる定数である。またTxは, コレクタ空間電荷層の幅 xmと,キャリアの飽和速度 vsにより次式から計算される。

$$T_{x} = \frac{x_{m}}{2 v_{s}}$$
(2.7)

[注2] 式(2.1)は、トランジスタを四端子定数(例えば yパラメータ)で等価回路表示 し、エミッタ接地電流利得 h feの式を求め、 | h fe | = 1 になる周波数を求める ことにより得られる。詳細は、例えば L indmayer & Wrigley[8](1965)を 参照されたい。

- [注3] 通常これらTeh及びTesclはTbに含めることが多い。
- [注4] キャリア(電子)のドリフト速度をvsとすると距離dxを進むに要する時間dTは <u>dx</u> vs であるから、ペース走行時間Tbは、dTをエミッタからコレクタまで積分 して、

$$T_{b} = \int_{E}^{C} \frac{1}{v_{s}} d_{x} = \int_{E}^{C} \frac{qA_{En}(x)}{I_{n}} d_{x} = \frac{\hat{Q}_{s}}{I_{n}}$$

で与えられる。 ここでn(x)は注入された過剰電子濃度, Q_s はその蓄積電荷である。一般的な不純物分布の場合 Q_s は,

$$\hat{\mathbf{Q}}_{\mathbf{S}} = \int_{\mathbf{E}}^{\mathbf{C}} q \mathbf{A}_{\mathbf{E}} \mathbf{n}(\mathbf{x}) d\mathbf{x} = \int_{\mathbf{0}}^{\mathbf{W}\mathbf{B}} q \mathbf{A}_{\mathbf{E}} \mathbf{n}(\mathbf{x}) d\mathbf{x}$$

$$= \frac{I_n}{D_n} \int_0^{WB} \frac{\int_X^{WB} N_A d_X}{N_A} d_X$$

で計算できる[8]。そこで,

$$T_{b} = \frac{1}{D_{n}} \int_{0}^{WB} \frac{\int_{X}^{WB} N_{A} dx}{N_{A}} dx$$

となる。いまベースの不純物分布を指数関数と仮定すると、

$$N_{A} = N_{AE} e^{-X/X_{0}} = N_{AE} e^{(-*X/W_{B})}$$

ここにNAEはベース領域中のエミッタ側アクセプタ濃度,またヵは,

$$\eta = \frac{W_{B}}{x_{o}} = \varrho_{n} \frac{N(0)}{N(W_{B})}$$

である。このような指数関数分布のトランジスタでは蓄積電荷は、

$$\hat{Q}_{s} = \frac{I_{n}W_{B}^{2}}{D_{n}} \cdot \frac{\eta - 1 + e^{-\eta}}{\eta^{2}}$$

$$\begin{array}{c} \xrightarrow{} & I_{n} W_{B}^{2} \\ (\eta \rightarrow \chi) & \frac{}{\eta D_{n}} \end{array}$$

となることが知られている[8]。そこで

$$T_{b} = \frac{\widehat{Q}_{s}}{I_{n}} = \frac{W_{B}^{2}}{\eta D_{n}}$$

が得られる。

通常のアナログIC用バイポーラトランジスタの場合,式(2.1)から計算されるfrは 主に順方向走行時間Tf とエミッタ接合容量Cjeにより定まり,コレクタ電流の低電流領 域では測定値と良い一致を示す。 しかしコレクタ電流が大きい領域では,frの測定値は ロールオフ(低下)するが,式(2.1)による計算値はTfとTcの和で定まるfr値に飽和す るため,大きな不一致を示す。

一つの例として,アナログICの標準NPNトランジスタ(エミッタ面積Ag=20 μ×

20 μ)の大電流領域における f_T測定値を,式(2.1)~(2.7)を用いて各遅延時 間に分解すると,図2.3のようになる。図でTecは実測の f_Tから式(2.1)を用いて 計算し,またTc=rcCjcを一定,Teを式(2.3)より求めて,Tf=Tec-(Tc+Te) よりTfを計算した。このアナログIC用トランジスタ(f_Tのピーク値~400MHz) では,Txは十分小さい[注5]ため,TfはほとんどTbに等しい。そこで以下の解析では Tf~Tbと考える。

図2.3によると、低注入レベル(Ic≤1mA)で全遅延時間Tecのかなりの部分を占 めるTeは、大電流Ic(ロールオフ)領域では十分小さくなり、Tfが増大してTecつま りfrを決めることがわかる。したがってロールオフ領域のfr精度を改善するには、Tf のIcによる増大(VcE依存性を含む)を適切に表現するモデルが必要になる。そこでこ のようなモデルを考える基礎として、まずKirkによる解析を次に検討する。

[注5] いま対象としているアナログIC用標準トランジスタの場合、コレクタ空間電荷 層幅xmは、VcE=1Vで0.87μ、VcE=5Vで1.63μである。キャリア の飽和速度vs≃10⁷V/cm(E>10⁴V/cm)であるから、式(2.7)より

$$T_x = \frac{x_m}{2 v_s} = \{ \\ 4 ps (V_{CE} = 5 V) \\ 4 ps (V_{CE} = 1 V) \\ \end{bmatrix}$$

となる。一方Tfは0.345nsであるから、このようなアナログIC用トランジ スタ(fr \simeq 500MHz)ではTxは無視できる。

Kirkの解析は本質的にトランジスタの一次元的動作を仮定しており,まずコレクタ電流密度Jcが次式で定まるクリティカル電流密度J₂

$$J_{2} = \frac{|V_{CB}|}{\rho_{c}W_{c}}$$
(2.8)

を越えると、コレクタ領域へのベースの拡がり(base widening)が起ると考える。ここ に ρ c はコレクタ領域の比抵抗である。図2.4 は、このような状態におけるコレクタ領域



図2.3 f_Tロールオフ領域における各遅延時間



図2.4 Kirk効果発生時のキャリア濃度分布の概念図

中のキャリアの濃度分布を示すが、ベースから少数キャリアの電子と多数キャリアのホー ルが同時に注入され、この領域が空間電荷中性の一種のベース領域を形成する。この伸び たベース領域(Current Induced Base)の幅をWCIBとすると、WCIBは電流レベルが 上がるにつれコレクタ領域中を拡大する。この結果走行時間Tfは、金属学的ベース (metallurgical base)の幅WBの走行時間Tfoに加えWCIBの走行時間の分ΔTfだけ増 加する。すなわち、

$$T_{f} = \frac{W_{B}^{2}}{\eta D_{n}} + \frac{W_{CIB}^{2}}{4 D_{n}}$$

= $T_{f_{0}} + \Delta T_{f}$ (J_c \geq J₂) (2.9)

となる。

ここでWCIBは、印加電圧、エピタキシャル層の濃度およびその厚みなどにより異なるが[11],低電界近似[5] (|VCB|が低電圧またはエピタキシャル層が厚い)の仮 定の下では次式となる。

$$W_{CIB} = W_{C} \left(1 - \frac{J_{z}}{J_{c}}\right) \qquad (J_{c} \ge J_{z}) \qquad (2.10)$$

また高電界近似の下では次式となる。

$$W_{CIB} = W_{C} \left[1 - \left(\frac{J_{2} - q N_{c} v_{s}}{J_{c} - q N_{c} v_{s}} \right)^{\frac{1}{2}} \right]$$
(2.11)

以上がKirkの解析のあらましである。アナログIC用トランジスタでは、一般に耐圧 を確保するためエピタキシャル層は比較的厚く(Wepi \rightleftharpoons 10 μ),また動作条件は高電圧 大電流領域より低電圧大電流領域に振り込まれることが多いため、Wcibに対し式 (2.10)の低電界近似を用い、式(2.8)~(2.9)の電流密度Jを電流I(= JAE) に置き換えて整理すると、I₂=J₂AE,およびIc=JcAEであるから、

$$T_{f} = T_{f_{0}} \left[1 + \frac{\eta}{4} \left(\frac{W_{C}}{W_{B}} \right)^{2} \left(1 - \frac{I_{2}}{I_{C}} \right)^{2} \right] \qquad (I_{c} \ge I_{2})$$

$$(2.12)$$

ただし

$$T_{fo} = \frac{W_B^2}{\eta D_n}, \quad I_2 = \frac{|V_{CB}|}{\rho_c W_c} A_B$$

を得る。

Kirkの解析から導かれた式(2.12)を前述のアナログIC用標準トランジスタに適用すると、図2.5の破線となる。V_{CE}=5Vのとき、式(2.12)のクリティカル電流 I₂は25mAであり、測定値のロールオフ開始電流2.5mAと大きくずれるため、測定 との誤差が大きい。この不一致は、現実のデバイスでは、Kirk効果(コレクタ領域の伝 導度変調)以外の何らかの効果、たとえばベース内伝導度変調(Webster効果[12]) およびエミッタクラウディング効果[13]などが加わっているためと考えられる。

このようにKirkの解析をそのまま機械的に適用してもあまり良い結果が得られないこ とがわかる。そこでKirkの解析を基礎にして,次に回路シミュレーション用モデルとし てより高精度なfrロールオフモデルを検討する。

2.3 回路シミュレーションのためのfrロールオフの新しいモデル

トランジスタの大電流領域におけるfrのロールオフは,直流電流増幅率hFEの大電流 域での低下と密接な関連がある。直流hFEの大電流域における低下は,一つにはベース領 域の伝導度変調(Webster効果)によると考えられている[12]。このことから交流の frロールオフについても,コレクタ領域の伝導度変調(Kirk効果)に加えてベース領域 の伝導度変調(Webster効果)を考慮する必要がある。実際SPICEのGummel-Poon [14]モデルでは,直流のhFEの低下を決めるknee電流IKが交流のfrのロールオフ 開始をそのまま決定するようになっている。しかし実際のデバイスでは,大電流域のhFE の低下とfrのロールオフとは必ずしも一致しないためこのSPICEモデルも大電流で frが合わないことが多い。



図2.5 Kirkの解析式と測定値の比較

すでにみたようにKirk効果を導入したTfのモデル式(2.12)を実際に適用する場合には、クリティカル電流(またはロールオフ開始電流)のモデルが精度上重要になる。

そこでここで提案する新モデルでは、大電流における f_T の低下する領域を、ベース内 伝導度変調(Webster効果)の支配的な領域と、コレクタ領域の伝導度変調(Kirk効果) の支配的な領域の二つに分けている。いま $f_T - I_C$ 特性において、 f_T のピークを与える コレクタ電流値を I_P 、 f_T がそのピーク値の $\frac{1}{2}$ (または T_f がその低電流値 T_{f_0} の2倍) になる電流値を、クリティカル電流 I_{CRI} と定義し、 $I_C \geq I_P$ の領域でWebster効果、 $I_C \geq I_{CRI}$ の領域でさらにKirk効果が生じると考える[15][16]。

(1) Webster効果による順方向走行時間 T_fの増大

I P<I c≤I cRIの領域において Kirk効果はまだ生じていないと考えられるので, ベース幅WBは一定とみなせる。低注入レベル(I c<I P)での走行時間を T foとすると, すでに示したように,

$$T_{f_0} = \frac{W_B^2}{\eta D_n} \qquad (I_C < I_P) \qquad (2.13)$$

である。今,ベース領域中の電子の拡散係数Dnの変化を無視すると,ベース領域が高注 入の状態では n→4 になることが知られている [1 7]。そこで

$$T_{f} = \frac{W_{B}^{2}}{4 D_{n}} \qquad (I_{C} \ge I_{CRI}) \qquad (2.14)$$

が成立つ。 η はペースの濃度プロファイルで定まる定数であり、拡散型NPNトランジス タでは通常4以上の値(アナログIC用トランジスタで約8)となるので、式(2.14) できまる高注入時のTfは、式(2.13)の低注入時のTfの $\frac{\eta}{4}$ 倍に増大する。たとえ ば η = 8とすると

$$T_{f} = 2 T_{f_{0}}$$
 (2.15)

 $fabric = I_{CRI}$ において,走行時間 T_f は低レベルの T_{fa} の 2 倍となる。

次に $I_P < I_C \le I_{CRI}$ の中間領域において η の変化を一次と仮定[注6]すると、 η の 電流依存性は

$$\eta (I_{\rm C}) = \frac{\eta_{\rm o} - 4}{I_{\rm P} - I_{\rm CRI}} (I_{\rm C} - I_{\rm P}) + \eta_{\rm o}$$
(2.16)

で表わされる。ここで $I_{c} \leq I_{P}$ の領域における走行時間 T_{fo} に対応する η を改めて η_{o} と している。これよりこの領域の T_{f} のモデルとして,次式が得られる。

 $T_{f} = B T_{f_{0}} \qquad (I_{P} \le I_{CRI}) \qquad (2.17)$

$$B = \frac{1}{1 - \frac{\eta_0 - 4}{\eta_0} \cdot \frac{I_C - I_P}{I_{CRI} - I_P}}$$
(2.18)

[注6] この仮定は、ベースの濃度プロファイルを指数関数型と考えて数値計算した Lindmayer & Wrighley [17]の結果に基づいている。

(2) Kirk効果による順方向走行時間 Tfの増大

I CRI < I cの領域においては,上のWebster効果に加えてさらにKirk効果が発生する。 この領域では前述のKirkの解析を基礎にしてモデル化できる。

すなわちこの領域ではコレクタ領域へ少数キャリアおよび多数キャリアが注入され,い わゆるベース拡がりが起る。このとき走行時間Tfは,金属学的ベース内走行時間と拡が りベース領域内走行時間の和で表わされる。

$$T_{f} = \frac{W_{B}^{2}}{4 D_{n}} + \frac{W_{CIB}^{2}}{4 D_{n}} \qquad (I_{CRI} \le I_{C}) \qquad (2.19)$$

ここで第1項の金属学的ペース内走行時間は,もとのKirkの式(2.9)と異って,

Webster効果によりすでに高注入レベルに変化していると考えており, ŋの代りに4が使 われている。このことにより I c = I cRIにおいて,式(2.17)と式(2.19)の連続 性が保証される。式(2.19)を変形すると,

$$T_{f} = \frac{\eta_{0}}{4} \cdot \frac{W_{B}^{2}}{\eta_{0} D_{n}} \left(1 + \frac{W_{CIB}^{2}}{W_{B}^{2}}\right)$$
$$= \frac{\eta_{0}}{4} \cdot T_{f_{0}} \left(1 + \frac{W_{CIB}^{2}}{W_{B}^{2}}\right) \qquad (I_{CRI} \le I_{C}) \qquad (2.20)$$

となる。 $I_{C} = I_{CRI}$ において,式(2.17)および式(2.19)はともに

$$T_{f} = \frac{\eta_{0}}{4} T_{f_{0}} \qquad (I_{C} = I_{CRI}) \qquad (2.21)$$

である。

ここでWCIBは低電界近似式(2.10)が成立つとすると,

$$T_{f} = \frac{\eta_{0}}{4} \cdot T_{f_{0}} \left[1 + \left(\frac{W_{C}}{W_{B}} \right)^{2} \left(1 - \frac{I_{CRI}}{I_{C}} \right)^{2} \right] \quad (I_{C} \ge I_{CRI})$$

$$(2.22)$$

を得る。

(3)クリティカル電流の式

Kirk効果の開始する電流,いわゆるクリティカル電流を,Wittier & Tremere [5] は厳密な数値計算によって求めているが,回路シミュレーション用モデルとしては複雑す ぎ適当でない。そこでLindholm [18] らが与えたより簡便な式をさらに改良した。

ここでクリティカル電流は、コレクタ・ベース間空乏層間の電界が大量の注入キャリア により消失するときの電流である。すなわち

$$E(0) = 0$$
 (2.23)

一般に電流密度と電界の間には,

$$J_{CRI} = -q n(x) v(x) = q n(x) \mu_{nc}(E) E(x)$$
 (2.24)

が成立つ。そこでポアッソンの式より、

$$\frac{d E(x)}{d x} = \frac{1}{\varepsilon} \{q N_{c} + \frac{J_{CRI}}{v(x)}\}$$
(2.25)

となる。上式の第一項は空乏層中の固定電荷,第二項は可動キャリアの寄与を表わす。移 動度の電界依存性を次の経験式で仮定すると,

$$\mu_{\rm nc}(E) \simeq \frac{\mu_{\rm no}}{(1 + \mu_{\rm no}\overline{E} / v_{\rm S})} \triangleq \overline{\mu_{\rm nc}} \qquad (2.26)$$

ここで E = V CBT / W cはコレクタ領域の平均電界, μno は低電界の電子移動度, V CBT は ベース・コレクタ間トータル電圧(印加電圧+ビルトイン電圧)である。式(2.25), (2.26)より, 次式を得る。

 $\epsilon d E / (q N_{c} + J_{CRI} / \mu_{nc} E) = d x \qquad (2.27)$

Shockley & Primに従い,上式を

$$q N_{C}W_{C}^{2} \neq \epsilon V_{CBT} \gg 1$$
 (2.28)

の仮定のもとに積分すると,次の結果を得る。(式(2.28)は一般の集積化トランジ スタでは成立つ。)

$$J_{CRI} = \frac{q \mu_{n_0} N_C \cdot V_{CBT} / W_C}{1 + \mu_{n_0}}$$
(2.29)
$$\frac{V_{CBT} / W_C}{v_s}$$

Lindholmは,式(2.29)より,実際のトランジスタでは存在するクラウディング効果 等を考慮して,一つのフィッティングパラメータFcrを導入し,次のクリティカル電流式 を得ている。

$$I_{CRI} = F_{CR} \frac{q \mu_{n_0} N_C A_E}{W_C} \frac{|V_{CBT}|}{1 + \mu_{n_0}} \frac{|V_{CBT}|}{W_C} (2.30)$$

Lindholmの式を実際のトランジスタに適用した結果は,後にみるように,測定されたクリティカル電流と高電圧側で誤差があることがわかった。そこでさらに次のように改良した。

$$I_{CRI} = F_{CRI} \cdot \frac{1}{R_{CO}} \frac{|V_{CBT}|}{1 + B_{MVC} \cdot |V_{CBT}| / v_s} (新モデル)$$
(2.31)

ここでRcoはエミッタ直下のコレクタ抵抗(低電流値)であり,Rco=Wc/(qµnoNc AE)とおいた。また上式ではLindholmの式におけるµno/Wcを新たにフィッティング・ パラメータBMWcとおき,測定のデバイスで現われるエミッタ・クラウディングなど他の 高電流効果を吸収させている。

以上により,ここで提案するfrロールオフモデルの基本式は,式(2.17), (2.18),(2.22)および(2.31)となる。

2.4 アナログIC用バイポーラトランジスタへの適用結果

前述のモデルをアナログΙC用標準バイポーラトランジスタ(A_E=20μ×20μ) に適用した結果を以下に示す。このバイポーラトランジスタのパターンとその不純物プロ ファイルは図2.6のようなもので,標準アナログICプロセスで製作されており,その 断面構造は図2.2 (a)と同じである。

上述の新モデルの基本式において,新しいモデル・パラメータは I p, T fo, Wc/WB, FCRI, B MWC, R coの6つとなる。そのパラメータ抽出は以下のようにして行った。

パラメータ I pは f T - I c特性において, f T のピークを与える I c値とする。次にこの I p以下の低電流側の f T 測定値を用いて, $1/2\pi f_T - 1/I c$ 特性を求め, その直線の 切片 T fo' より, 低電流順方向走行時間 T fo (= T fo' - r c C jc) を決める。用いた試料 (A E = 20 μ × 20 μ) では, I P = 2.5 m A および T fo = 0.345 n s が得られた。 パラメータW c/WBは, 図 2.6 より, エピタキシャル・コレクタ層の長さW c とベース 幅WB の比より求める。ここで用いた試料の例では, W c = 4.9 μ , W B = 1.1 μ であり, W c/W B = 4.45 を得る。

パラメータFCRIとBMWCは、大電流ロールオフ領域のfr-Ic特性を、VCEを変えて測定することにより求める。VCEの値としては、アナログIC用標準バイポーラトランジスタの場合、例えば1V,5V,15Vとする。その各fr-Ic特性において、大電流ロールオフ側でfrがそのピーク値の $\frac{1}{2}$ に低下するIc値(正確にはTfが $\frac{\eta_0}{4}$ TfoになるIc値)を求め、これをクリティカル電流ICRIの測定値とする。ICRI測定値と式(2.31)を用いて、最小二乗法によりFCRIとBMWCを決定する。用いた試料の例では、FCRI=2.596, BMWC=1.034が得られた。

パラメータRcoはエミッタ直下のコレクタ抵抗の低電流値である。これは Rco= $\frac{Wc}{q \mu_{no} N c A_{E}}$ より計算するか,または図2.7のように大電流域の直流 I c – V cE 特性に擬似飽和がみられるものは,その直線の傾きよりRcoを決定する[19]。用いた 試料では,直流特性よりRco=1590が得られた。

こうして求めたモデルパラメータに加えて,容量パラメータC_{jc}, C_{je}, C_{sub}などは 通常の方法[19]でC-V特性から決定し,新モデルによりf_Tロールオフ領域におけ る順方向走行時間を計算した結果を図2.8に示す。この図より,新モデルではV_{CE}=5 Vでの測定値との一致が良いばかりでなく,V_{CE}=1Vおよび15Vにおける一致もよく, V_{CE}の変化に良く追随しえることがわかる。これは主にクリティカル電流の精度が良いた めである。図2.9にクリティカル電流I_{CRI}の電圧依存性を示す。図で黒丸がI_{CRI}測定 値(f_Tがピークの <u>1</u> になるIc値)であり,Lindholmの式(破線)は高電圧側でこれ


(a) 平面パターン

図2.6 アナログIC用標準バイポーラトランジスタ



図2.7 大電流域の擬似飽和特性

⁽b) 濃度プロファイル



図2.8 新モデルによる計算値と測定値の比較



図2.9 クリティカル電流の電圧依存性

と一致しないが、本モデル(実線)は良く一致している。

次にモデルの裏づけとして,ここで用いたアナログIC用バイポーラトランジスタ(図 2.6)に対し,一次元数値解析プログラム(ORBIT)によりデバイス内部の電子お よび正孔の濃度分布を解析した結果を図2.10に示す。これらは図2.8のV_{CE}=1Vの 場合に対応した解析結果である。図2.10の解析に用いたトランジスタの不純物プロフ ァイルは,図2.6(b)に示したものであり,これはベースおよびエミッタのシート抵 抗と接合深さ,およびIc-VBE特性から測定されるベースのガンメル数により決定した。 この方法により,直流特性に関し数値解析による結果と測定結果との良い一致が得られた。 図2.10(a),(b)をみると,Ic~7mA以上の高注入レベルでは,電子および正孔 のコレクタ領域への注入が生じ,これらのキャリアによって空間電荷が中性となる領域 (拡がりベース;Current Induced Base)WCIBが現われる(Kirk効果)ことがよく わかる。またIcが500μA~7mAの領域(低注入と高注入との中間領域)では,ベ ース内電子濃度が増大している(Webster効果)ことがわかる。この数値解析結果より本 モデルの基本的な考え方は大すじにおいて妥当なものと考えられる。

2.5 まとめ

本章では、ベース領域およびコレクタ領域の伝導度変調効果とクリティカル電流を導入 することにより、大電流域において測定と良く合う順方向走行時間(利得帯域幅積fr) のモデルを提案した。このモデルは大電流領域におけるfrのVcE依存性にも良く対応で きる。本モデルをアナログIC用バイポーラトランジスタに適用した結果、frロールオ フ領域で良好な精度(ワーストで9%以下)を得た。従来frのモデルではワースト誤差 が60%以上が普通であったから、新モデル導入による精度向上の効果は大きい。このモ デルはEM5モデルという名称で回路シミュレータに組込まれ、現在、アナログICの回 路設計に実用されている。





図2.10 一次元数値解析による(a)電子濃度分布 (b)正孔濃度分布

10

- [1] H.Stübing and H.M.Rein, "A Compact Physical Large-Signal Model for High-Speed Bipolar Transistors at High Current Densities Part I:One-Dimensional Model", IEEE Trans. on Electron Devices, VOL.ED-34, No.8, pp.1741-1751 (Aug. 1987).
- [2] H.C.de Graaff and W.J.Kloosterman, "New Formulation of the Current and Charge Relations in Bipolar Transistor Modeling for CACD Purposes", IEEE Trans. on Electron Devices, VOL.ED-32, No.11, pp.2414-2419 (Nov. 1985).
- [3] C.T.Kirk, "A theory of transistor cutoff frequency (f_T) fall off at high current densities", IEEE Trans. on Electron Devices, VOL.ED-11, pp.455-465 Oct.(1964).
- [4] A van der Ziel and D.Agourides, "The cutoff frequency fall off in VHF transistors at high current", Proc IEEE (Corresp.), VOL.54, pp.411-412 (Mar. 1966).
- [5] R.J.Whittier and D.A.Tremere, "Current gain and cut off frequency fall off at high currents", IEEE Trans. on Electron Devices, VOL.ED-16, pp.39-57 (Jan. 1969).
- [6] T.Toyabe, M.S.Mock, T.Okabe, K.Ujiie and M.Nagata, "Two-Dimensional Analysis of I²L with Multi-Stream Function Technique", Proc.NASECODE 1, Boole Press, Dublin (1979).
- [7] Y.Tamaki, T.Shiba, K.Ikeda, T.Nakamura, N.Natsuaki, S.Ohyu, and T.Hayashida, "New Self-Aligned Bipolar Device Process Technology for Sub-50ps ECL Circuits", IEEE 1987 BCTM, pp.22-23 (1987).
- [8] J.Lindmayer and C.Y.Wrigley, "Fundamentals of Semiconductor Devices", Van Nostrand Company, (1965), (「半導体装置基礎論」(上·下)和田正信訳,近代科学 社 1966).
- [9] H.de Man, R.Mertens and R.van Overstraeten, "Influence of Heavy Doping Effects on the fr Prediction of Transistors", Electronics Letters VOL.9,

No.8/9 (May 1973).

R.e.

- [10] J.A.Kerr and F.Berz, "The Effect of Emitter Doping Gradient on fT in Microwave Bipolar Transistors", IEEE Trans. on Electron Devices, VOL.ED-22, No.1(Jan. 1975).
- [11] G.Rey, F.Dupuy and J.P.Baibe, "A unified approach to the base widening mechanisms in bipolar transistors", Solid State Electron., VOL.18, pp.863-866 (1975).
- [12] W.M.Webster, "On the variation of junction-transistor current amplication factor with emitter current", Proc. IRE, VOL.42, pp.914-920, June (1954).
- [13] J.R.Hauser, "The Effect of Distributed Base Potential on Emitter-Current Injection Density and Effective Base Resistance for Stripe Transistor Geometries", IEEE Trans. on Electron Devices, ED-11, pp.238-242 (1964).
- [14] H.K.Gummel and H.C.Poon, "An Integrated Charge Control Model of Bipolar Transistors", Bell Syst. Tech. J., 49, pp.827-852 (May 1970).
- [15] 猪平,新美,永田,中込,"擬似飽和領域を含むリニアIC用トランジスタモデル", 昭和53年度電子通信学会総合全国大会,367 (1978年3月).
- [16] 新美,猪平,永田,飯田,中込,"擬似飽和現象を含むバイポーラトランジスタの CADモデル",電子通信学会論文誌(C), VOL.J67-C, No.11, pp.855-862(1984年11月).
- [17] J.Lindmayer and C.Wrigley, "The high injection-level operation of drift transistors", Solid State Electron., VOL.2, pp.79-84 (1961).
- [18] F.A.Lindholm, S.W.Director D.L.Bowler, "Assessing model adequacy and selecting model complexity in integrated-circuit simulation", IEEE J. of Solid State Circuits, VOL.SC-6, No.4 (Aug. 1971).
- [19] I.Getreu, "Modeling the Bipolar Transistor", Tektronix, Inc. (1976).

第3章 バイポーラ・トランジスタの

高周波モデル

3.1 はじめに

本章では、frを高精度化した前章のモデルを用い、さらに100MHz~GHz帯でア ナログICを高精度にシミュレーションするためのバイポーラ・トランジスタの高周波モ デルを検討する。この周波数領域でアナログICの利得、位相および入出力インピーダン ス等を正確にシミュレーションするためには、バイポーラ・トランジスタのfrの精度に 加えて、さらに全ての四端子定数(Sパラメータ)の絶対値および位相の特性の精度が確 保される必要がある。そこで本章では、微細化バイポーラプロセス[1]によって高周波 用バイポーラトランジスタと600MHz広帯域増幅器ICを試作し、ネットワークアナ ライザによりそのSパラメータを測定評価することにより、バイポーラトランジスタの高 周波モデルを精密に評価検討した。なお微細化バイポーラプロセスを使用したのは、この プロセスで作製されるバイポーラトランジスタのfrは4GHzであり、十分の高周波性能 が得られるからである。

バイポーラトランジスタの高周波モデルとして,ここでは2種のモデルを検討した。一 つは,一般に良く回路計算に用いられるハイブリッド π型モデル [2], [3]であり, もう一つはIC化に伴う寄生素子をとり込み,筆者らが拡張したモデル [4], [5]で ある。後者の拡張モデルでは,IC化構造を考慮して①コレクタ・ベース間接合容量の分 割,②ベース・エミッタ間接合容量の分割,および③基板の抵抗分の導入をはかった。こ のうち①は本研究のあとUCBよりリリースされたSPICEの最新版(2Gおよび3) の高周波モデルでも取り入れられている。

100MHz以上の高周波領域においてアナログ・バイポーラICを正確にシミュレー ションするためには、デバイスモデル上の、次の3つの問題が重要である。

第一は,バイポーラ・トランジスタの高周波モデル自体の問題である。第二章で示した ように,一般のバイポーラ・トランジスタモデルはトランジスタ動作の一次元性を仮定し て作られているため,本来3次元的なデバイス構造をもつIC用トランジスタに適用する 場合には十分の吟味を必要とする [6] からである。

第2の問題は、IC内のバイポーラトランジスタ以外のデバイス、すなわち抵抗や容量 あるいはパッドや配線等がIC化構造に伴って有する寄生素子の問題である。とくにバ イポーラICでバイポーラ・トランジスタとともに多用される抵抗については、100 MHz以上の周波数領域で用いる場合その寄生分布容量を考慮した取扱いが必要になる。

第3は,IC内部ばかりでなく,ICチップの実装に伴う,ボンディングワイヤおよび パッケージなどの外因性寄生素子の影響である。高周波帯でその影響を正確に評価するた めには,これらの外因性寄生素子についても精密なモデリングを必要とする。

本章ではこれらの点を考慮して,バイポーラトランジスタの高周波モデルを検討する。 ただし上記の問題のうち,抵抗の高周波モデルについては次の第4章で詳細に取り扱う。 なお本章で採りあげる評価用回路(600MHz広帯域増幅器)では,回路内に低抵抗を 用いているため,抵抗の寄生素子の高周波特性に対する影響は少く抑えられている。

3.2 測定サンプル

まず,モデル検討に用いた回路およびトランジスタの測定サンプルについて説明する。 アナログICの高周波シミュレーション用モデルを検討するために,帰還型広帯域増幅 器(カットオフ周波数fc;600MHz)を試作した。その回路図を図3.1(a)に示 す。この広帯域増幅器は、2段帰還型でR.G.Meyerが発表[7],[8]した回路であ る。この回路では,エミッタフォロワQ3とダイオードQ4でレベルシフトし,抵抗R6 を介して入力段へ帰還をかけ,抵抗R7を介した帰還と合せて二重帰還により増幅器の直 流動作点を安定にしている。また出力段はトランジスタQ6およびQ2のダーリントン接 続であり,(1)帰還ループの利得が大きい,(2)コンデンサC1を介した回路のミ ラー効果の補正が容易,などの利点がある。これを微細化バイポーラプロセスでレイアウ トしTEG(Test Element Group)に試作した。そのレイアウト図を図3.1(b)に示 す。この試作ICには,バイポーラ・トランジスタ,BR拡散抵抗,およびMOS容量を 用いたので,この各素子についても単体特性評価用チップを同時に試作した。

試作 I C に用いた2種のバイポーラ・トランジスタはいずれもNPN型で,その素子名 をそれぞれ,NP324E2C,NP348E2と呼ぶ。トランジスタNP324E2C は,エミッタ面積3μ×24μ×2ストライプで,コレクタをコ字型構造としf_Tを向



(a) 回路



(b) レイアウト図

図3.1 試作した600MHz広帯域増幅器IC

上させている。またNP348E2は,初段のノイズを低減するためエミッタ面積3μ× 48μ×2ストライプで,コレクタはコ字形ではない。試作ICにおいて,NP348E 2は,初段のトランジスタ(図3.1のQ1)のみに用い,他のトランジスタ(Q2~Q 6)は全てNP324E2Cとなっている。

バイポーラ・トランジスタの平面図および濃度プロファイル(NP324E2Cの場合) を図3.2(a)(b)に示す。トランジスタの濃度プロファイルは、SUPREMIIに よる計算結果である。図3.3(a)および(b)に示すように、このトランジスタのfr はピークで4.75GHz、hFEは220、(いずれもVCE=2V)である。トランジスタ の単体特性から抽出したモデルパラメータの一覧表(ALICE-EM5モデル)を表 3.1に示す。ここでバイポーラトランジスタとしては、第2章でのべたfrモデルをもつ Ebers-Mollモデル(EM5モデル)を使用しており、そのfr精度は図3.3のように良好 である。

バイポーラ・トランジスタのサンプルは,広帯域増幅器のサンプルと同一ウエーハから 切り出し,4ピンのTO-5型パッケージに組立てた。パッドは100μロ,ボンディン グワイヤは25μφのA L線である。

また広帯域増幅器のICチップも,トランジスタと同様,4ピンのTO-5型パッケー ジに組立てた。ただしICチップでは,図3.1 (b)に示すように2つのアース端子G ND1およびGND2は,それぞれ100μロパッド3個,ボンディングワイヤ3本を用 いて,アース側寄生インダクタンスを減少させている。

3.3 パッケージモデル

10

バイポーラ・トランジスタおよび広帯域増幅器の高周波特性は,後述のようにネット ワークアナライザにより,パッケージなどの寄生効果を含み測定される。そこでトランジ スタ本体のモデル化に先だち,本節でパッド,ボンディングワイヤおよびパッケージのモ デルを検討する。

3.3.1 TO-5型パッケージのピン間容量

測定サンプルは単体のトランジスタおよび広帯域増幅器とも、4ピンのTO-5型パッ



(a)平面図



(b) 濃度プロファイル

図3.2 試作トランジスタ







(b) f_I-Ic特性

図3.3 試作バイポーラトランジスタの主要な特性

表3.1 モデルパラメーター覧表

N P 3 2 4 E 2 C

| 1 BFMAX β _{Peac} BJM REGISTING 0.84.20 1.1000 2.1600 2.18.3 1 BFLOW β _{Plov} Componing (Componence) A 11100 10.01.0 3 BFLOW Filow Componing (Componence) A 1.4.4.10 1.0.81.0 6 TH1 TCP1 Componing (Componence) A 1.4.4.10 1.0.5 7 TH2 TCP1 β _P 0.1 KatgSR decT1 O 8 BR β ₀ Componing (Componence) decT1 O 11 TC1 TC2 TC201 AXEM01 Natt States decT1 O 12 A1 Marc<-XEM02 Natt States decT1 O 13 A2 A1 Marc<-XEM02 Natt States decT1 O 14 IB1 IB1 Marc<-XEM02 Natt States A O 14 IB1 IB1 Marc<-XEM02 Natt States A O | No. | 入力パラメーク | ミモデル式の計 | トレー パラメータの育味 | 田田 | | | |
|--|-----|---------|--------------------------------|--|---------|-----------------|-----------------------|---|
| $ \begin{array}{cccccccccccccccccccccccccccccccccccc$ | | BFMAX | β _{Fmax} | 順方向電流増幅率角度の最大値 | | $\frac{1}{100}$ | 美利值 | _ |
| $ \begin{array}{c c c c c c c c c c c c c c c c c c c $ | | ICMAX | I | β 最大値のコレクタ電流 | | 1+10 | | |
| 4 ICLOW ICLOW ICL0 + 20 $\pi x_2 y d m x_E$ A 1.4 x10 - 3 1.3 36.1 0 5 VCE Ves $\mu y \partial x x_2 y d m x_E$ V 5 2.0 6 TH1 TCs1 $P_p \partial 1 \lambda d x g x_M$ deg -1 0 - 7 TH2 TCs2 $P_p \partial 1 \lambda d x g x_M$ deg -1 0 - 8 BR $P_h \partial 1 \lambda d x g x_M$ deg -1 0 - - 9 R8 F8 $\neg - x x x h \partial 1 \partial x d x g x M x$ 0 118 - 12 A1 A1 $\pi x - x x h \partial 1 \partial x d x f x h x$ 0 - - 12 A1 A1 $\pi x - x x h \partial 1 \partial x h x f x h x$ 0 - - 13 A2 A2 $\pi x - x x h \partial 1 \partial x h x f x h x$ 0 - - 14 IB1 IB1 HE HE - 0 - - 0 - 13 A2 A2 M x x k h A x h h h k x h x h x h x h x h x h x | | BFLOW | β _{Flow} | 低電流領域における電流増幅率 | 3 - | 30 | 100.7 | |
| 5 VCE V.M. $1 \cup 2^{g} : x_{2} \rightarrow g$ $x_{1} \cup x_{2} \rightarrow g$ $x_{2} \cup x_{2} \rightarrow g$ $x_{2} \rightarrow g$ $y_{2} \rightarrow g$ | 4 | ICLOW | ICELO | その時のコレクタ電流 | | 1 4 1 0 | g 109.7-g | |
| 6 TH1 TCp1 β_{T} 01×22000 δ_{T} 0 - 7 TH2 TCp2 β_{T} 01×22000 δ_{T} 0 - 8 BR β_{R} β_{T} 01×22000 δ_{T} 0 - 8 BR β_{R} β_{T} 01×22000 δ_{T} 0 - 10 TC1 TC201 \neg -X25001 δ_{T} 0 - 11 TC2 TC201 \neg -X25001 δ_{T} 0 - 12 A1 A1 MarcX250010000 $deg1$ 0 - 12 A1 A2 A_{T} A_{T} A_{T} - 0 - 13 A2 A2 $MarcX250010000000000000000000000000000000000$ | 5 | VCE | V | コレクタ・エミッタ間電圧 | v v | 5 | 1. 36110 | |
| 7 TH2 TCP2 p 017 digging $deg11$ 0 - 8 BR p_{00} $deg11$ 0 10.5 9 RB Rg γ -xisin 0 0 118 10 TC1 TC2 T_{CB1} $\langlexisin 00000000000000000000000000000000000$ | 6 | TH1 | Tcal | B-の1 次温度区数 | | | 2.0 | |
| 8 BR f_{00} | 7 | TH2 | | | oeg | | . – | |
| 9 RB r_{R0} | 8 | BR | | | deg | 0 | - | |
| 10 TC1 TC1 TC2 TC2 <thtc2< th=""> <thtc2< th=""> <thtc2< th=""></thtc2<></thtc2<></thtc2<> | 9 | RB | P KU R | | | 1 | 10.5 | |
| 11 TC2 TC3 TC4 TC3 TC4 TC3 TC4 TC4 TC3 TC4 TC4 TC4 TC3 TC3 TC4 TC3 TC3 TC4 TC3 TC4 T | 110 | TC1 | T B | | Ω | 0 | 118 | |
| 12 A1 A1 CRB2 $N = Aabove Case Rest def = 1 0 - 13 A2 A2 Marck \sim Xabove Rest - 0 - 14 IB1 IB1 Marck \sim Xabove Rest A 0 - 15 IB2 IB2 Marck \sim Xabove Rest A 0 - 16 RC RC1 ID 0 $$ $$ $$ $$ $$ $$ $$ $$ $$ $$ $$ $$ $$ | 111 | TC2 | CRB1 | へ一人類のの上次温度係数 | deg-1 | 0 | - | |
| A_1 A_1 $A_1 \leftarrow -\chi \Xi B_0 \cap B B_1$ $ 0$ $-$ 14 IB1 IB1 IB1 $A_1 \leftarrow -\chi \Xi B_0 \cap B B_1$ $ 0$ $-$ 15 IB2 IB2 $A_1 \leftarrow -\chi \Xi B_0 \cap B B_1$ 0 0 $-$ 16 RC RC RC IUP 3 E B D 0 13 $-$ 17 TC3 TCA1 IUP 3 E B D 0 0 $ -$ 18 TC4 TC22 IUP 3 E B D 0 $2 = 1 U P 3 E B D 0$ $ 0$ $-$ 20 B b S E B D 0 D D D D D D D D D D D D D D D D D | 1 2 | | ¹ CRB2 | ヘーム世紀の2次温度保護 | deg-1 | 0 | - | |
| A_2 <t< td=""><td>1 3</td><td></td><td></td><td>補止ペース抵抗の係数</td><td> -</td><td>0</td><td>-</td><td>1</td></t<> | 1 3 | | | 補止ペース抵抗の係数 | - | 0 | - | 1 |
| 15 182 181 HET A 0 - 16 RC R2 $\exists L^2 \neq \exists \Xi d d d d d d d d d d d d d d d d d d$ | 114 | | A2 | 補正ペース抵抗の係数 | - | 0 | - | |
| 15 16 RC RC <t< td=""><td>1 4</td><td></td><td></td><td>補正ペース抵抗の係数</td><td>A</td><td>0</td><td>-</td><td></td></t<> | 1 4 | | | 補正ペース抵抗の係数 | A | 0 | - | |
| 16 RC RL $\Box \nu / 2 \pm \Delta / 2 \pm$ | 110 | 182 | I _{B2} | 補正ペース抵抗の係数 | A | 0 | - | |
| 118 TC3 TC3C1 $\Box \nu 0 \neq \Xi \Xi M 0$ 1 $\Delta U = \Xi U = 0$ $-$ 19 RC0 RC0 TC3C2 $\exists \nu 0 \neq \Xi \Xi M 0$ 1 $\Delta U = 0$ $-$ 19 RC0 RC0 $\Xi \nu 0 \neq \Xi \Xi M 0$ $\Delta U = 1$ 0 $-$ 20 B b $\Xi \nu 0 \neq \Xi \Xi M 0$ $\Delta U = 1$ 0 $-$ 20 B b $\Xi \nu 0 \neq \Xi \Xi M 0$ $\Delta U = 1$ 0 $-$ 21 TB1 TC31 $b 0 1 \angle \Xi \Xi M 0 der 1$ 0 $ 0$ 0 23 ISS ISS ISS0 $\Xi m \pi M m \pi \Xi M 0 der 1$ 0 $ 0$ 0 $-$ 24 VA VA $7 - U - \Xi M M M \pi \Xi M A$ A $3.6 \pi 10^{-16}$ $3.0 \pi 10^{-11}$ 25 TF rp $M m der z I a 0 N^{-2} X - 2^{-2}$ $0 \times 0 \times 10^{-10}$ $2.0 0 \pi 10^{-10}$ | 10 | RC | R _{C1} | コレクタ抵抗 | Ω | 0 | 13 | |
| 18 TC4 TGC2 $\Box / 0 \not S \pm i dig S + i di$ | 117 | TC3 | T _{CRC1} | コレクタ抵抗の1次温度係数 | der-1 | 0 | | 1 |
| 19 RC0 RC0 <td>18</td> <td>TC4</td> <td>T_{CRC2}</td> <td>コレクタ抵抗の2次温度係数</td> <td>der-1</td> <td>ů ů</td> <td></td> <td>ł</td> | 18 | TC4 | T _{CRC2} | コレクタ抵抗の2次温度係数 | der-1 | ů ů | | ł |
| 20 B b | 19 | RCO | R _{CO} | 補正コレクタ抵抗 | 0 | 0 | - | ł |
| 21 TB1 TG1 b01% 温度保数 def-1 0 22 TB2 TG2 b02% 温度保数 def-1 0 23 ISS ISS0 进方向线和電流 A 3.6x10 3.0x10 24 VA VA $7-9-9$ T Soc 2x10 2.00x10 25 TF F TO | 20 | В | b . | 擬似熱和定数 | 1 - | 0 | 5 | I |
| 22 TB2 TG2 TG2 <thtg2< th=""> <thtg2< th=""> <thtg2< th=""></thtg2<></thtg2<></thtg2<> | 21 | TB1 | Tan | bの1次温度係数 | | 0 | 0 | |
| 23 ISS ISS <thiss< th=""> <thiss< th=""> <thiss< th=""></thiss<></thiss<></thiss<> | 22 | TB2 | Tan | もの2次温度区数 | deg-1 | 0 | - | l |
| 24 VA ∇_A ∇_A $T - U = EE$ V $150 - 10$ $3.0x10$ 25 TF τ_{F0} $Rfniptefrind$ sec $2x10$ $2.00x10$ 26 LE/WB Le/WB Le/WB Us/Mathefrind sec $2x10$ $2.00x10$ 28 ETA η_0 Wedstards (0.000) A $1.2x10$ 0.081 29 IX IX IX IX $1x$ f_1 $L'-D' dt dt A 6x10 1.5x10 29 IX IX IX Ix f_1 L'-D' dt dt A 6x10 1.5x10 30 WC/WB W_C/W_B 1/J J dt dt dt dt A 6x10 1.5x10 31 FCRI FCRI J U f dt dt dt dt 2.100 0.80 - 33 TR \tau_R H dt dt dt dt dt 1.58x10.101 35 VCJE VBE X = 3y d \cdot (-X dt) dt dt dt dt dt 1.0x0 dt dt - $ | 23 | ISS | | 道方向後行憲法 | ceg-1 | 0 -16 | 16 | |
| 25 TF 1 $J = J = 422$ V 150-10 150-10 200010 26 LE/WB Le/WB Van der zielの/ $\overline{J} \neq -\overline{J}$ sec 210 2.00x10 27 ICO ICO Jefter MB Van der zielo/ $\overline{J} \neq -\overline{J}$ sec 2x10 2.00x10 28 ETA 70 Webster MB(MR) A 1.2x10 0.15 29 IK IK ft $U - 2 \pm 4 \pm$ | 24 | VA | - SS0 V. | | A | 3.6x10 | 3.0x10 | |
| 26 LE/WB $rg0$ $addroider frame sec 2x10 2.00x10^{-1} 27 ICO ICO ICO xdrat = xial 0 \sqrt{7} + y - y 25^{-3} 0.811 28 ETA \eta_0 Webster xdrat = xdr$ | 25 | TF | | | | 150-10 | 15.9 -11 | |
| 27 ICO ICO ICO State Mark Mark - 25 -3 0.81 28 ETA 70 WebsterbyR0%% A 1.2x10 0.15 29 IK Ig $f_1 C' - 0$ Mark A 6x10 1.5x10 30 WC/WB Wc/WB $T_1 C' - 0$ Mark A 6x10 1.5x10 31 FCRI $J = 0 / 0 / 0 / 0 / 0 / 0 / 0 / 0 / 0 / 0$ | 26 | LEZWB | FO | | Sec | 2x10 | 2.00×10^{-1} | |
| 28 ETA η_0 Vebsterðug (Ku) A 1.2x10 0.15 29 IK IR $f_1 L^2 - 2 d \Xi \Xi d$ A 6x10 1.5x10 30 WC/WB WC/WB WC/WB WC/WB $W_C / y_B = 2 - 2 d \Xi d$ 0.40 31 FCRI $J U f + J M \Xi d d d d d d d d$ $-$ 2.1 0.40 33 TR TR $Z B d d d d d d d d d d d d d d d d d d $ | 27 | I CO | | | - | 25 -3 | 0.81 | |
| 29 IX y_0 webster/def(R)(R) - 8 -3 8 -2 30 WC/WB V_R $V = 0$ T_R 6x10 1.5x10 31 FCRI F_{CRI} 0 0 0 0 0 32 BMWC BMWC B_{MC} 0 0 $ 2$ 0 0.40 33 TR τ_R D D T 0.80 -9 34 CJE C_{je} $x \ge y \cdot x - x$ $x \ge y - x - x$ 0 0 0 36 PHIE ϕ_e $U N + x - x$ W 0 0 0 37 NE γ_e $x \ge y + x - x$ W 0 </td <td>2.8</td> <td>FTA</td> <td>100</td> <td>空间通荷制吸通流</td> <td>A</td> <td>1.2x10</td> <td>0.15</td> <td></td> | 2.8 | FTA | 100 | 空间通荷制吸 通流 | A | 1.2x10 | 0.15 | |
| x_{C} / WB w_{C} / WB r_{T} / L^{-} / T^{T} / L^{-} / T^{T} A $6x10^{-1}$ $1.5x10^{-1}$ x_{C} / WB w_{C} / WB w_{C} / WB u_{C} / W_{B} u_{D} / y_{D} / x_{D} / x_{D} / y_{D} / x_{D} / y_{D} / x_{D} / y_{D} / x_{D} / y_{D} / $y_{$ | 20 | TV | 70 | Vebster効果の係数 | - | 8 _3 | 8_2 | |
| 31 FCRI F_{CRI} $9U_{7+4}h/4\pi/3\pi/3\pi/3\pi/3\pi/3\pi/3\pi/3\pi/3\pi/3\pi/3\pi/3\pi/3\pi/3\pi$ | 30 | | | ゴ」ビーク恒電流 | A | 6x10 | 1.5x10 ⁻² | |
| S1 FCR1 \mathcal{P}_{CR1} $\mathcal{P}_{UF4} \hbar \pi \mathbb{R}^{2} \mathbb{R}^{5} \mathbb{R}^{4} \mathbb{R}^{4}$ $ 2 - 1$ 0.40 32 BMWC \mathcal{B}_{MC} $\mathcal{P}_{UF4} \hbar \pi \mathbb{R}^{2} \mathbb{R}^{5} \mathbb{R}^{4} \mathbb{R}^{4}$ $ 5 \times 10^{0}$ 0.80^{-9} 33 TR τ_{R} $\tilde{\omega} \pi h \hbar \tilde{\omega} \mathbb{R}^{5} \mathbb{R}^{5} \mathbb{R}^{4} \mathbb{R}^{4}$ -12 1.58×10^{-12} 35 VCJE \mathcal{C}_{je} $\mathbb{L}^{2} \mathcal{P}^{3} \cdot \mathcal{A} - \mathcal{R} \mathbb{R}^{4} \mathbb{R}^{4}$ V 0 0 36 PHIE Ψ_{e} $\mathbb{L}^{2} \mathcal{P}^{3} \cdot \mathcal{A} - \mathcal{R} \mathbb{R}^{4} \mathbb{R}^{4}$ V 0.77_{-4} 0.77_{-4} 0.77_{-4} 37 NE 7_{e} $\mathbb{E} \mathbb{R} \mathcal{R} + \mathcal{R} \mathbb{R}^{4} \mathbb{R}^$ | 91 | | W _C /W _B | コレクタ長とベース幅の比 | - | 7 | 0.95 | l |
| 3.2 BMWC B_{WC} $0/J - t A M \mathbb{E} \mathbb{R}^{1/2} - J = 0$ 5×10^{-12} 0.80^{-9} 3.3 TR τ_{R} $\mathbb{E} J h h \pm 1 \pi \mathbb{E}^{1/2}$ 1.58×10^{-12} 1.58×10^{-12} 3.5 VCJE C_{je} $z \ge y \cdot \sqrt{-\chi} \mathbb{E}^{1/2}$ 1.03×10^{-12} 1.03×10^{-12} 3.6 PHIE Ψ_{e} $\mathcal{L} N \cdot 4/\mathbb{E} \mathbb{E}$ V 0.7_{-4} 0.7 3.6 CJC C_{jc} $2 \cup 2 y \cdot \sqrt{-\chi} \mathbb{E}^{1/2}$ $V = 0.7_{-4}$ 0.0001_{-12} 3.8 CJC C_{jc} $2 \cup 2 y \cdot \sqrt{-\chi} \mathbb{E}^{1/2}$ $V = 0.7_{-4}$ 0.7_{-4} 3.9 VBC V_{DC} $2 \cup 2 y \cdot \sqrt{-\chi} \mathbb{E}^{1/2}$ $V = 0.0001_{-12}$ 0.0001_{-12} 3.9 VBC V_{DC} $2 \cup 2 y \cdot \sqrt{-\chi} \mathbb{E}^{1/2}$ $V = 0.000_{-12}$ 0.5515×10^{-12} 4.0 PHIC Ψ_{c} $\mathbb{E} N \cdot \sqrt{-\chi} \mathbb{E}^{1/2}$ $V = 0.000_{-12}$ 0.000_{-12} 3.9 VBC V_{DC} $2 \cup N \cdot \sqrt{-\chi} \mathbb{E}^{1/2}$ $V = 0.06_{-12}$ 0.6_{-12} 4.1 NC η_{c} $2 \times N \cdot \sqrt{-\chi} \mathbb{E}^{1/2}$ $V = 0.06_{-12}$ <td>20</td> <td>FCRI</td> <td>FCRI</td> <td>クリティカル電流パラメータ</td> <td>- </td> <td>2 _1</td> <td>0.40</td> <td>l</td> | 20 | FCRI | FCRI | クリティカル電流パラメータ | - | 2 _1 | 0.40 | l |
| 3.3 TR で 逆方向走行時間 sec -12 1.58x10-12 35 VCJE VBE エミッタ・ペース間違合容量 F 2x10 1.03x10 36 PHIE ♥ ビルトイン電圧 V 0 0 37 NE 7 1.58x10-12 1.03x10 38 CJC Cjc エシッタ・ペース間違任 V 0.7 0.7 38 CJC Cjc コレクタ・ペース間違任 V 0.0001-12 0.0001-12 39 VBC VBC コレクタ・ペース間電圧 V 0 0 40 PHIC ♥c ビルトイン電圧 V 0 0.515x10 41 NC 7c 電圧依存性指数 - 0.33 0.14 43 CSUB Caubo エレクタ・基応容量 F 0 1.71x10 44 VCS Vcs レルトイン電圧 V 0 0.55 45 PHIS ♥s ビルトイン電圧 V 0 0.55 | 34 | BMWC | BMWC | クリティカル電流パラメータ | - | 5x10 | 0.80 | l |
| 34 CJE C_{je} $x \ge y \le \cdot \cdot \cdot - x \mbox{Trighters}$ F $2x10^{-12}$ $1.03x10^{-12}$ 35 VCJE VBE $x \ge y \le \cdot \cdot - x \mbox{Trighters}$ V 0 0 36 PHIE ϕ_e $Uhh / \sqrt{2} \mbox{Trighters}$ V 0.7.4 0.7 37 NE $7e$ $\exists L \psi \beta \cdot \cdot \cdot - \chi \mbox{Trighters}$ F $1x10_{-12}$ 0.0001_{-12} 39 VBC C_{jc} $\exists L \psi \beta \cdot \cdot \cdot - \chi \mbox{Trighters}$ V 0 0 40 PHIC ϕ_c $Uh / y \cdot \cdot - \chi \mbox{Trighters}$ V 0 0 41 NC $7c$ TEt $drighters$ V 0 0 42 RATIO K T $dittrighters$ V 0 0 43 CSUB G_{sub0} $\exists trighters$ $V / y \cdot trighters$ V 0 0 44 VCS V_{cs} $\exists L / y s \cdot trighters$ V 0 0.5 45 PHIS ϕ_s < | 33 | TR | r R | 逆方向走行時間 | sec | . 10 | 1.5810 | ĺ |
| 35 $VCJE$ V_{BE} $I \ge y \cdot x - \chi II = I$ V 0 0 36 $PHIE$ Ψ_e $U > V + 4 \ge T = I$ V $0 \cdot 7_4$ $0 \cdot 7_1$ 37 NE η_e $T = t = t = t = T = T = T = T = T = T = $ | 34 | CJE | C _{je} | エミッタ・ペース間接合容量 | F | $2x10^{-12}$ | $1.03 \cdot 10^{-12}$ | |
| 36 PHIE ・ ビルトイン電圧 V 0.7.4 0.7 37 NE 7 電圧依存性指数 - 1x10_12 0.0001_12 38 CJC Cjc コレクタ・ベース間接合客量 F 1x10 0.515x10 39 VBC VBC コレクタ・ベース間運圧 V 0 0 40 PHIC *c ビルトイン電圧 V 0 0 41 NC *c ビルトイン電圧 V 0.6 0.6 41 NC *c ビルトイン電圧 V 0 0 42 RATIO K 基拡容量 F 0 1.71x10 44 VCS Vcs コレクタ・基地間電圧 V 0 0 45 PHIS *s ビルトイン電圧 V 0 0.55 45 PHIS *s ビルトイン電圧 V 0 0.5 44 VCS Vcs コレクタ・基地間電圧 V 0 0.6 50 | 35 | VCJE | VBE | エミッタ・ペース間電圧 | v | 0 | 0 | |
| 37 NE η_e $\overline{u} E dap E h \overline{m} dap$ $ 1 \times 10^{-4}$ 0.001^{-12} 38 CJC C_{jc} $\exists \nu \partial \beta \cdot \checkmark \neg \exists \overline{u} \overline{h} \partial \beta \cdot \overline{d} \rightarrow \exists x 10^{-12}$ 0.0001^{-12} 39 VBC V_{BC} $\exists \nu \partial \beta \cdot \checkmark \neg \exists \overline{u} \overline{d} a \rightarrow \forall - \neg \exists \overline{u} \overline{d} a \rightarrow \forall - \neg \exists x 10^{-12}$ 0.515×10^{-12} 40 PHIC ϕ_c $\forall \nu h \land \neg \exists \overline{u} a \rightarrow \forall \neg \exists \overline{u} a \rightarrow \forall - \neg \exists \overline{u} a \rightarrow \forall \neg \exists \overline{u} a \rightarrow \neg | 36 | PHIE | * | ビルトイン電圧 | v | 07. | 07 | |
| 38 CJC C $\exists \nu \partial \beta \cdot \varkappa \neg \neg \exists \exists d d d d d d d d d d d d d d d d$ | 37 | NE | η | 電圧依存性指数 | _ | 1-10 | 0.001 | |
| 39 VBC VBC $\exists \nu \partial \beta \cdot \mathcal{A} - \lambda$ 間電圧 V 0 0.515 ± 10 40 PHIC ϕ_c $\forall \nu \wedge - \lambda$ 間電圧 V 0.6 0.6 41 NC η_c 電圧依存性指数 - 0.33 0.14 42 RATIO K 基板容量 F 0 1.71 ± 10 ⁻¹² 43 CSUB Csub0 基板容量 F 0 1.71 ± 10 ⁻¹² 44 VCS V _{cs} $\exists \nu \partial g \cdot ǎ $k $k $m $ | 38 | CJC | C | コレクタ・ペース間接合実量 | ਸ | 1-10-12 | 0.0001-12 | |
| 40 PHIC ψ_c $\ell \nu + \ell \cdot \sqrt{\pi} E$ V 0.6 0.6 41 NC η_c $\pi E t \Delta \pi d H B B$ - 0.33 0.14 42 RATIO K π_c $\pi E t \Delta \pi d H B B$ F 0 1.71x10 43 CSUB Csub0 $\Delta t \Delta \pi B B$ F 0 1.71x10 -12 44 VCS Vcs $\nu J J J J J J J B$ Ψ 0 0 0 45 PHIS ψ_s $\ell \nu I J J B$ Ψ 0 0.5 0 46 NS η_s $\Xi E \Delta \pi B B B$ F 0 0.55 47 CK C_K $\delta \pi B B B$ $-$ 0 0.335 48 ME m_e $\Delta M \Delta t R B B$ $radian$ 0.66 - 12 0.6 50 F0 If0 $1 / f B B B B$ Hz 10 -6 $-$ 51 IB0 Igo $\Delta B \Phi C - 2 B B B B B B$ Hz 10.4 $-$ 53 IF1 I_{f1} $M E 1 / f B B B B B A - 0$ A <td>39</td> <td>VBC</td> <td>Ver</td> <td>コレクタ・ペース間電圧</td> <td>T T</td> <td>1110</td> <td>0.51510</td> <td></td> | 39 | VBC | Ver | コレクタ・ペース間電圧 | T T | 1110 | 0.51510 | |
| 41 NC η_c $\overline{u}_{E} \dot{\alpha} \bar{\beta} t_{HB}$ $ 0.8$ 0.6 42 RATIO K $\overline{u} c \dot{\beta} t_{HB}$ $ 0.33$ 0.14 43 CSUB C_{sub0} $\overline{s} t \partial \beta t_{HB}$ F 0 $1.71 x 10^{-12}$ 44 VCS V_{cs} $\exists \nu \partial \beta \cdot \vec{s} t \partial \vec{n} \vec{n} \vec{n} \vec{E}$ V 0 0 45 PHIS ϕ_s $\ell \nu h \ell \vee \vec{n} \vec{E}$ V 0 0.5 46 NS η_s $\vec{u} c h \ell \ell \vec{n} \vec{k} \vec{n} \vec{n} \vec{n} \vec{n}$ $\vec{u} c h \ell \ell \vec{k} \vec{n} \vec{n} \vec{n} \vec{n} \vec{n} \vec{n} \vec{n} n$ | 40 | PHIC | \$ | ビルトイン管圧 | ¥ 37 | | 0 | |
| 42 RATIO K K 43 CSUB K 50 Csub0 | 41 | NC | η_ | 會开伏方林上的對 | v | 0.8 | 0.6 | |
| 43 CSUB \overline{C}_{sub0} $\overline{k}\overline{k}\overline{x}\overline{s}\overline{k}$ F 0 1.71x10 ⁻¹² 44 VCS V_{C3} $\exists \nu \partial g \cdot \underline{k}\overline{k}\overline{u}\overline{u}\overline{u}\overline{k}\overline{k}$ V 0 0 45 PHIS Ψ_s $\forall \nu \wedge 4 \vee \overline{u}\overline{k}$ V 0 0.5 46 NS η_s $\underline{u} \nu h 4 \vee \underline{u}\overline{k}$ - 0 0.55 47 CK C_K \underline{K}_K $\underline{k}\overline{w}\overline{c}\overline{s}\overline{s}\overline{s}\overline{s}\overline{s}\overline{s}\overline{s}\overline{s}\overline{s}s$ | 42 | RATIO | ĸ | | - | 0.33 | 0.14 | |
| 44 VCS VCS コレクタ・基板間電圧 V 0 0 45 PHIS チ ビルトイン電圧 V 0 0.5 46 NS 7 電圧依存性指数 - 0 0.35 47 CK CK CK 基施容量一定項 F 0 0 48 ME me 過剰位相係数 radian 0.6 -12 0.6 49 IFO If0 1/f 维音電流 A 3x10 - 50 F0 f0 基本周波数 Hz 10 -6 - 51 IB0 IB0 基準ペース電流 A 1x10 - 53 IF1 if1 補正1/f 维音電流 A 1.4 -12 - 53 IF1 if1 補正1/f 继音電流の指数 - 0.64 - 54 MF m 補正1/f 继音電流の指数 - 0.64 - 55 TEMP T0 週定時の温度 K 300 300 | 43 | CSUB | C _{sub0} | 基板容量 | ਜ | 0 | 1 71-10-12 | |
| 45 PHIS ・< | 44 | VCS | V. | コレクタ・基板間電圧 | v | 0 | 1. / 1110 | |
| 46 NS 7_s T E (Δr /2 f Δr) $ 0$ 0.35 47 CK C_R $\Delta t \Delta r \Delta r$ F 0 0.35 48 ME m_e $\Delta t \Delta r \Delta r$ F 0 0.35 49 IF0 I_{f0} $1/f \lambda t \Delta r$ $radian$ 0.6_{-12} 0.6 50 F0 f_0 $\Delta t \Delta r \Delta r \Delta t \Delta r$ A $3 x 1 0$ $-$ 51 IB0 I_{B0} $\Delta t A r \Delta r \Delta r$ A $1 x 1 0$ $-$ 52 NF n $1/f 0 r \Delta r$ A $1 x 1 0$ $-$ 53 IF1 I_{f1} $\overline{A t t 1 f \Delta r 12}$ $ 0.64$ $-$ 54 MF m $\overline{A t t 1 f \Delta r 12}$ $ 0.64$ $-$ 55 TEMP T_0 $\overline{D t c r 0 \Delta t \Delta r 0}$ 300 300 300 | 45 | PHIS | * | ビルトイン電圧 | v | ŏ | | ' |
| 47 CK $C_{\rm K}$ 基板容量-定項 F 0 0.35 48 ME me 過剰位相係数 radian 0.6 -12 0.6 49 IF0 i_{f0} $1/f$ 推音電流 A $3x10$ - 50 F0 f_0 基本周波数 Hz $10 -6$ - 51 IB0 I_{B0} 基準ベース電流 A $1x10$ - 52 NF n $1/f 0$ 指数 - $1.4 -12$ - 53 IF1 i_{f1} 補正1/f 推音電流 A $1.4x10$ - 54 MF m 補正1/f 推音電流の指数 - 0.64 - 55 TEMP T ₀ 測定時の温度 K 300 300 | 46 | NS | 7 | 電压依存性指数 | Ľ | | 0.5 | |
| 48 ME m_0 $\partial M \partial M R \partial D$ F 0 0 49 IF0 I_{f0} $1/f \partial A B \partial D$ $radian$ 0.6_{-12} 0.6 50 F0 f_0 $\delta A B \partial D D$ A $3x10$ $-$ 51 IB0 I_{B0} $\delta A B \partial D D$ Hz $10 -6$ $-$ 52 NF n $1/f O B D$ $ 1.4 -12$ $-$ 53 IF1 $\overline{I_{f1}}$ $\overline{M E 1 / f H B D D$ $ 1.4 -12$ $-$ 54 MF m $\overline{M E 1 / f H B D D D D$ $ 0.64$ $-$ 55 TEMP T_0 $\overline{M E B D D D D D D D$ $\overline{300}$ 300 | 47 | СК | C. | 其初交景 | | 0 | 0.35 | |
| 49 IF0 $1/f$ 建音電流 A $3x10$ - 50 F0 f_0 基本周波数 Hz $10 -6$ - 51 IB0 IB0 I_{B0} 基準ベース電流 A $1x10$ - 52 NF n $1/f$ の指数 - $1.4 -12$ - 53 IF1 i_{f1} 補正1/f 维音電流 A $1.4x10$ - 54 MF m 補正1/f 维音電流の指数 - 0.64 - 55 TEMP T ₀ 測定時の温度 K 300 300 | 48 | ME | m | · · · · · · · · · · · · · · · · · · · | F I | 0 | 0 | |
| 50 F0 f0 基本周波数 A $3x10$ - 51 IB0 I_{B0} 基準ベース電流 Hz $10 -6$ - 52 NF n $1/fo/fab - 1.4 - 53 IF1 I_{f1} 補正1/f维音電流 A 1.4x10 - 54 MF m 補正1/f维音電流の指数 - 0.64 - 55 TEMP T0 測定時の温度 K 300 300 $ | 49 | IFO | | | radian | 0.6 -12 | 0.6 | |
| 51 IBO I_{B0} 基準ペース電流 Hz 10 -6 - 52 NF n 1/fの指数 - 1.410 - 53 IF1 I_{f1} 補正1/f 雜音電流 A 1.4x10 - 54 MF m 補正1/f 雜音電流の指数 - 0.64 - 55 TEMP T ₀ 測定時の温度 K 300 300 | 50l | FO | fO | ▲/ ▲ 秋日 唯元 並大田法治 | A | 3x10 | - | |
| 52 NF n 1/fの指数 A 1x10 - 53 IF1 i_{f1} 補正1/f 独音電流 A 1.4 -12 - 54 MF m 補正1/f 雑音電流の指数 - 0.64 - 55 TEMP T ₀ 測定時の温度 K 300 300 | 51 | IBO | ţ0 | 25-41-475162333 (1) (1) (2) (2) (2) (2) (2) (2) (2) (2) (2) (2 | Ηz | 10 -6 | - | |
| 1 1 1 1 1 1 1 1 1 53 IF1 i_{f1} 補正1/f 摊音電流 A 1.4 -12 - 54 MF m 補正1/f 摊音電流の指数 - 0.64 - 55 TEMP T ₀ 測定時の温度 K 300 300 | 52 | NF | <u>+</u> B0 | | A | 1x10 | - | |
| 54 MF m 補正1/f 雅音電流 A 1.4x10 - 55 TEMP T ₀ 湖定時の温度 K 300 300 | 53 | TEI | | | - | 1.4 _17 | - | |
| m 補正1/f 雜音電流の指数 - 0.64 - 55 TEMP T ₀ 測定時の温度 K 300 300 | 54 | ME | ¹ fl | 開止上ノ:舞音電流 | Α | 1.4x10 | - | |
| TEMF T ₀ 御足時の温度 K 300 300 | 55 | TEMP | m | 福正1/「雅音電流の指数 | - | 0.64 | - | |
| | | IEMF | T ₀ | 測定時の温度 | К | 300 | 300 | |

ケージ(金メッキのステムのもの)に組立てた。そこで空のTO-5型パッケージを用いて、そのピン間容量を測定した。

パッケージのピン間容量は,ピンの長さにより値が変化する。しかし必要なのは,高周 波特性測定時のサンプルのピン長におけるピン間容量である。そこで次のような方法によ り,このピン間容量を測定した。

空パッケージをネットワーク・アナライザのトランジスタ測定用治具(transistor fixture; h / p 11602B, TO-5用)に挿入し,空パッケージのピン長を高周波 測定時のトランジスタ・サンプルと同一条件(ボンディングワイヤ接続部からのピン長; 約3mm)にして, LCRメータ(h / p 4271B)により,パッケージピン間容量を 測定した。ネットワーク・アナライザの測定用治具は,4端子のうち2端子(port 1お よびport 2)が信号用端子,残り2端子がアース端子となっている。したがってこの治 具を用いると,パッケージの2ピン間(2端子間)容量を残りピンをアースした状態で, しかもトランジスタの測定時と同一条件で測定できる。

この結果,TO-5型パッケージのピン間容量は,Sピン(サブストレート)に対する 各ピンの容量(すなわちC-S間,B-S間,E-S間)が0.44pFと最も大きく, C,B,Eピン相互間の容量は,ほとんどないことがわかった。これは,用いたTO-5 型パッケージは,図3.4(a)のように,S-ピンがステムと共通であり,C,B,E の各ピンを円形に囲む構造となっているためである。

3.3.2 パッドを含むパッケージモデル

チップ内の単体トランジスタは,パッドからボンディングワイヤを介してパッケージピンに接続される。このパッドおよびボンディングワイヤもトランジスタの外部の素子であるから,これをパッケージとともに外部寄生素子として,パッドを含むパッケージモデルを考える。

パッドを含むパッケージモデルを作るため,その高周波測定用パターンを特別に製作した。 これは図3.4のように,チップ内素子の各コレクタ,ベース,エミッタまでのA & 配線と3つのパッドからなるパターンである。このパッドパターンを含むチップを単体ト ランジスタの組立てと同じ方法でTO-5型パッケージに組立てた。

パッドを含むTO-5型パッケージを用いて,前節と同じ方法で,LCRメータにより,



(a) ステム上のパッド測定用チップ概観図



(b)精密パッケージモデル

図3.4 TO-5型パッケージ

D.

各ピン間容量を測定した。その結果、C-S間、B-S間およびE-S間容量値は、いず れも0.44pFから1.09pFに増加した。 この増加分0.65pFが、すなわちパッ ト容量の対アース間容量である。この値は、パッド部の面積(100μロ)および酸化膜 厚(5700Å)から計算されるパッド容量値(0.62pF)にほぼ一致している。

以上を基礎にして,パッドを含むパッケージのモデルを二つ検討した。 第一は,パッケージおよびボンディングワイヤのインダクタンス分を無視した簡易なモデ ル,第二は,それらインダクタンス分を考慮した精密なモデルである。

(1) 簡易パッケージモデル

4ピンTO-5型パッケージがネットワーク用測定治具(transistor fixture)に挿入 されエミッタ接地で測定される時,図3.4 (a)のSピンおよびEピンは接地状態にあ る。したがってもしインダクタンス分を考えないなら,図3.4でSおよびEを接地して, 図3.5 (b)で抵抗Rpのないパツケージモデルを得る。 ここでCpはパッド容量,CBS およびCcsはベース・サブ間およびコレクタ・サブ間のピン間容量である。

図3.5(b)(Rpなし)のパッケージモデルの精度を評価するために,前述のパッド パターン(図3.4(a))の高周波特性(Sパラメータ)を測定した。その測定結果を, 図3.5(b)(Rpなし)のモデルと比較して図3.6に示す。パッドを含むパッケージ部 は,図3.4(a)のパターンからわかる通り,BC間はほとんどオープン状態である。 このため,S₁₂およびS₂₁は非常に小さく,またS₁₁とS₂₂はほぼ同じ値をとる。そこ でここではS₁₁のみ示している。図3.6の破線で示す容量のみのパッケージモデル(図 3.5(b)でRpなし)は,S₁₁の位相については測定値と良く一致しているが,300 MHz以上でのS₁₁の絶対値の減少をうまく表わせないことがわかる。

このS11の絶対値における減少を検討したところ,この特性はパッケージおよびボンデ イングワイヤのインダクタンス分を考慮しても説明できず,何らかの損失分がパッドまた はパッケージに含まれていることがわかった。そこでこの損失が,パッドとパッケージの どちらに起因するのかを確かめるために,パッドパターンのチップを含まぬ空パッケージ のSパラメータを測定した。その結果,空パッケージの|S11|には減少特性が表われな かった。したがって損失分はパッド部に存在することになる。

次に,パッド部の損失分を同定するため,パッドを含むパッケージのSパラメータ測定 値(図3.6)をyパラメータに変換した。 パッケージはほぼ左右対称であるから,この -42-





(a) yパラメータによる表現

- (b)モデルの等価回路
- 図3.5 簡易パッケージモデル



図3.6 パッケージモデルとS11 測定値の比較

yパラメータを等価回路で表現すると,図3.5 (a)となる。 また容量のみのパッケー ジモデルにさらにパッドの損失分を考慮すれば,図3.5 (b)のモデルを得る。 これを ここで簡易パッケージモデルと呼ぶ。

いま入力側 B-GND間について,パッドの損失分 Rpを考えると,

$$Y_{11} + Y_{12} = j \omega C_{BS} + \frac{1}{R_{P} + \frac{1}{j \omega C_{P}}} = Y_{K} + Y_{Pad} \quad (3.1)$$

となる。ここでΥκおよびΥpadは,それぞれパッケージ部およびパッド部のアドミッタン スである。式 (3.1)から次式を得る。

$$Y_{pad}(mea) = Y_{11} + Y_{12} - j \omega C_{BS}$$
 (3.2)

一方,図3.5(b)のようなパッド部のモデルを考えると,

$$Y_{Pad} = \frac{1}{R_{P} + \frac{1}{j \omega C_{P}}}$$

$$= \frac{\omega^{2} C P^{2} R P}{1 + \omega^{2} C P^{2} R P^{2}} + j \frac{\omega C P}{1 + \omega^{2} C P^{2} R P^{2}}$$

$$= a + j b$$
 (3.3)

である。ゆえにパッド部の損失分Rpは,

$$R_{P} = \frac{1}{\omega C_{P}} \frac{a}{b} = \frac{1}{2 \pi f C_{P}} \frac{a}{b}$$
(3.4)
-44-

となる。ここで a, bは, それぞれ Y padの実数部と虚数部を示す。 y パラメータから, 式(3.2)を用いて Y padを求め,その実数部 a, 虚数部 b を計算すると,式(3.4) よりパッド損失分 R p が求められる。問題となる周波数(300 M H z ~ 1 G H z)で,こ の R p を求めた結果を,表3.2 に示す。この周波数領域で R p の値は若干変化するが,平 均をとると, R p = 110 Q となる。

このパッドの抵抗分は,構造的には,基板(サブストレート)のバルク抵抗による寄与 であると考えられる。

このようにして決定した Rpを用いて図3.5(b)の簡易パッケージモデルにより計算 した S パラメータは、図3.6の実線に示すように、絶対値および位相とも、測定値と良 い一致を示す。(ここでは S11のみ示したが、S22についても同様である。)

(2)精密パッケージモデル

上の簡易パッケージモデルを基礎にして,さらに寄生のインダクタンス分を考慮すれば, より精密なパッケージモデル3.4 (b) が得られる。精密パッケージモデルのインダク タンス値は以下のように決定した。インダクタンスとしては,パッケージのピン長による もの,およびボンディングワイヤによるものの二種類がある。

インダクタンスは、ワイヤの直径dとその長さℓより、次式を用いて計算した[注1]。

$$L = 0.2 \, \ell \, \left(\ell \, n \, \frac{4 \, \ell}{d} - 1 \right) \tag{3.5}$$

使用したボンディングワイヤの直径 d は 2 5 µm, パッケージの d は 4 5 5 µmである。ボ ンディングワイヤの長さは,各端子によって若干異なるが,約1~2.5mm,またパッ ケージピンの長さは,2mm程度であった。 式 (3.5)より計算すると,パッケージピン のインダクタンスは約0.75nH,ボンディングワイヤのインダクタンスは0.85~ 2.5nHとなる。

この精密モデルと簡易モデルとの差は、1GHz以上の周波数領域で若干現われる。

注1. 式(3.5)の測定による確認は行っていない。今回の経験では,この式による インダクタンスは,測定よりやや多めの値が得られるように思われる。

| f | Y pad(mea.) | Y pad(mea.) | Rp | 備考 | | |
|-------|-------------------------|-----------------------|-----|----------------------|--|--|
| (MHz) | の実数部 a | の虚数部 b | (Ω) | | | |
| 100 | 4.13×10^{-5} | 3.58×10-4 | 282 | | | |
| 200 | 1.03×10-4 | 6.67×10 ⁻⁴ | 189 | Св5=0.44 | | |
| 300 | 1.64×10 ⁻⁴ | 1.03×10 ⁻³ | 130 | C _P =0.65 | | |
| 400 | 2.59×10-4 | 1.41×10 ⁻³ | 112 | (pF) | | |
| 600 | 5.86 × 10 ⁻⁴ | 2.16×10 ⁻³ | 114 | | | |
| 800 | 9.08×10 ⁻⁴ | 3.13×10 ⁻³ | 89 | | | |
| 1000 | 1.57×10^{-3} | 4.10×10 ⁻³ | 94 | | | |
| | 平均(3 | 110 | | | | |

表3.2 パッドの損失分Rpの抽出



図3.7 Sパラメータの計算法

本節では、3.2節でのべた測定サンプルすなわち帰還型広帯域増幅器の基本トランジスタ(f_{Tmax}=4.75GHz)を用いて、バイポーラ・トランジスタの高周波モデルを検討する。アナログICの超高周波帯(100MHz以上)への応用拡大に備え、とくに 100MHz~1GHzの周波数領域に注目する。

最初にトランジスタの高周波モデルとして,現在広く回路設計に用いられているハイブ リッド ^π型モデルの精度を吟味し,次にその拡張を示す。

3.4.1 ハイブリッド π型モデル

高周波領域のモデルの精度をここではSパラメータで評価する。これは高周波領域では Sパラメータがネットワーク・アナライザにより精密に測定できる「91からである。

ネットワーク・アナライザ(h/p 8505A)によるトランジスタのSパラメータ 測定は,TO-5型パッケージ(図3.4)に測定サンプルを組立て,専用のトランジス タ測定用治具(h/p 11602B)に挿入して,1MHz~1.3GHzの範囲で行なっ た。 較正(calibration)方法は,治具(fixture)上で付属のTHRU,SHORT, LOADを用いて行っている。このときオープン容量は0pFを指定し,OPENは治具 上に何も挿入しない状態で較正した。この結果,測定されたSパラメータには,真性トラ ンジスタに,パッド,パッケージなどの寄生効果を含む。

モデルによるSパラメータの計算法を図3.7に示す。トランジスタの髙周波モデルパ ラメータ(表3.3)は、回路シミュレータALICEにより単体トランジスタ(EM5 モデル)のDC解析を行って決定した。ここで用いたEM5モデルパラメータは表3.1 である。またパッケージモデルのパラメータは、それぞれ前節でのべた方法により決定し た。

Sパラメータの測定値がパッケージ等の寄生効果を含むので,モデルによるSパラメー タの計算も,図3.4 (b)のトランジスタ部にハイブリッドπ型モデル (図3.8)を挿 入して行った。AC解析は自製のAC回路解析プログラムFCAP [10]を用いてトパ ラメータをまず出力し,次にこれをト→S変換プログラムにかけSパラメータを得た。

図 3.9 (a), (b)に, こうして得られたハイブリッドπ型モデルによるSパラ

表3.3 高周波モデルパラメータ

| | | | 1 | | - | |
|---|----|----------------|---------|----|-----------------------|--|
| モ | デル | 記号 | 値 | 単位 | 備考 | |
| | | gm | 0.03635 | | Ic=1mA | |
| | m | rπ | 5.689 | КΩ | β/g _m | |
| | 1 | r _o | 16.91 | KΩ | V _A =15.9V | |
| | ブ | rμ | 700 | ΚQ | | |
| 拡 | リ | Сπ | 1.41 | pF | f т=1.8GHz | |
| | ッ | Cμ | 0.44 | pF | | |
| | ド | $C_{\tt SUB}$ | 0.838 | pF | | |
| | π | r _B | 146 | Ω | | |
| | 型 | r _c | 18 | Q | | |
| | | r _e | 0.44 | ۵ | | |
| 張 | | r ₁ | 0.88 | | | |
| | | r ₂ | 0.23 | | | |
| | | Rs | 110 | ٥ | | |
| * $C \pi = g_m / 2 \pi f_T - C \mu (1 + g_m r_c) - C_K$ | | | | | | |

$$C_{\pi} = C_{\pi} + C_{\pi} = 1.00$$
 R

^сСвз+С_Р=1.09 рF



ハイブリッドπ型モデル ⊠3.8



(a) S11の位相



(b) S₂₁の絶対値

図3.9 ハイブリッド^π型モデルとSパラメータ測定値の比較

メータの計算値と測定値の比較を示す。ここでは簡単のためS11の位相とS21の絶対値の みを示し,パッケージモデルとして精密モデルを使用した場合を示したが,簡易モデルと 精密モデルとの比較,および全Sパラメータの計算値と測定値との比較から,次の結果が 得られた。

- (1) 簡易モデルと精密モデルの二つのパッケージモデルの差は、およそ500MHz以上の領域で顕著になる。両者を比較すると、インダクタンスを含む精密モデルの方が、 500MHz以上の高周波側で測定値に近い特性を示す。これはとくに | S₁₁ | , ∠ S₁₁, ∠S₂₁および∠S₂₂に現われる。
- (2) いずれのパッケージモデルによっても、このハイブリッド π型モデルは100
 MHz以上で測定値との誤差が大きい。とくに∠S₁₁, |S₁₂|, ∠S₁₂, |S₂₁|,
 |S₂₂|および∠S₂₂で誤差が大きい傾向がある。

このことは,100MHz~1GHzの周波数領域で真性トランジスタ部のモデル(ハイ ブリッドπ型)の精度を髙める必要のあることを意味する。

3.4.2 拡張モデル

本節では,前節のハイブリッド π型モデルを拡張し,トランジスタの I C 化構造を考慮 した,より高精度の高周波モデルを検討する。

(1) ベース・コレクタ間接合容量の分割

I CでのNPN型バイポーラ・トランジスタは,一般に図3.10(a)のような構造となっている。いま試作トランジスタのデバイス内部の電子電流分布を二次元解析 [11] - [13] すると,図3.11のようになる。(a)はVBE=0.5 Vの低電流レベル,(b)はVBE=0.9 Vの高電流レベルであるが,エミッタから注入された電子はその直下のベース領域をほぼ直線的に走行してコレクタに達する。したがってトランジスタとして真に動作するベースおよびコレクタの領域は図のエミッタ直下部分であり,残りの領域は不活性の寄生部分と考えられる。しかもエミッタ直下のベース領域は、残りの領域よりも大きなベース抵抗成分を生む。これよりベースコレクタ接合容量Cuを図3.10(a)のようにエミッタ直下部(Cu)とその他の寄生部(Cu2)に分割すれば、トラン



(a)寄生素子



(b) 拡張モデル

図3.10 IC用バイポーラトランジスタ



(a)低電流レベル



(b) 高電流レベル

図3.11 試作バイポーラトランジスタの電子電流の分布

ジスタの物理的構造に良く対応することになる。

いま考えているトランジスタ(NP324E2C)の場合には,次のように分割する。

(例)

エミッタ直下のベース・コレクタ接合面積AE=3.8 μ×24.8 μ×2

全ベース・コレクタ接合面積Ac=29.2μ×53.2μ

これより、寄生部の全ベース・コレクタ接合部に対する割合をr1とすると、

$$r_1 = 1 - \frac{A_E}{A_C} = 0.88$$
 (3.6)

となる。

図3.12(a)(b)に、この分割による効果を示す(ここでパッケージには高精度型を使用した)。これらの図では、ベース・コレクタ接合容量の分割比 r_1 を0、0.5、0.88の三通り変化している。 r_1 =0の場合が、分割なし、すなわち従来のハイブリッド π 型モデルを示す。ここでは $\angle S_1$ と| S_{21} |のみを示したが、トランジスタの構造から決定された r_1 =0.88の場合、全てのSパラメータにおいて、100MHz以上の周波数領域で精度が改善された。

(2) ベース・エミッタ間容量C_nの分割

次にベース・エミッタ間容量に注目すると、ハイブリッドπ型モデルにおいて、ベース・ エミッタ間容量Cπは、接合容量成分Cjeと、電流に依存する拡散容量成分Cdの和で定義 される。すなわち

$$C_{\pi} = C_{je} + C_d$$

$$=C_{je}+g_{m}T_{f} \quad (g_{m}=\frac{q I_{c}}{kT}) \quad (3.7)$$

である。

上にのべたベース・コレクタ間容量Cµの分割に対応して,ベース・エミッタ接合をエ



(a) S11の位相



図3.12 ベース・コレクタ間容量Cµの分割による効果

ミッタ底面の部分と寄生の側壁部分とに分けると,

 $C_{\pi} = C_{\pi_{1}} + C_{\pi_{2}}$ $C_{\pi_{1}} = (1 - r_{2}) C_{je} + (1 - k) \cdot g_{m} T_{f}$ $C_{\pi_{2}} = r_{2} C_{je} + k \cdot g_{m} T_{f}$ (3.8)

となる。ここで分割比 r₂は, ベース・エミッタ接合容量の側壁部分の全ベース・エミッ タ接合容量への比である。

$$r_{2} = \frac{C_{je_{2}}}{C_{je_{1}} + C_{je_{2}}}$$
(3.9)

またkは,ベース・エミッタ接合の側壁からのコレクタ電流成分の全コレクタ電流への比であり,次式のようにエミッタの周辺長Lgとその面積Agにより定まる[14]。

$$k = \frac{\frac{L_E}{A_E}}{1 + \alpha \frac{L_E}{A_E}}$$
(3.10)

なおαはプロセス技術により定まる定数である。

試作トランジスタの電流分布でわかるように,低電流レベルではベース・エミッタ接合の側壁からのコレクタ電流はほとんどない。 したがって低電流レベルでは,式(3.8)のkは0である。

ハイブリッド π 型モデルにおいてベース・エミッタ間容量 C_{π} を,式(3.8)のように その底面成分 C_{π_1} と側壁成分 C_{π_2} に分割したときの高周波特性への効果は、 S_{11} の位相特 性に現われる。これを図3.13に示す。ここで試作トランジスタの分割比 r_2 は、ベース・ エミッタ接合の側壁面積の全面積への比から計算して、0.23を用いた。







図 3.14 基板の抵抗分 Rsの効果-----S22の絶対値

(3) 基板の抵抗分Rsの導入

図3.8のハイブリッド^π型モデルでは,基板の影響はエピタキシャル層-基板間容量 Csubとしてのみ考慮されている。 しかしパッドのモデルの場合と同じく,IC化したバ イポーラトランジスタではその構造上,基板の抵抗分RsがCsubと直列に入ると考えられ る。

基板の抵抗分Rsを考慮した場合の|S₂₂|を図3.14に示す。 Rs=110Ωを用い たとき、100MHz以上の周波数領域で精度向上が明らかである。ここでRsの値は、基 板上面がアイソレーション領域の矩形、基板下面がその2T(T:基板の厚さ)ずつ広が った矩形で囲む領域より、次式[15]を用いて計算した。

$$\rho T \qquad \ell n \frac{a}{b}$$

$$R_{s} = \frac{b}{WL} \qquad (3.11)$$

ρは基板の比抵抗, a = (W+2T) /W, b = (L+2T) /L, WおよびLはトラン ジスタのアイソレーション領域の幅と長さである。試作トランジスタの場合,上式(3. 11)より計算されるRsは約100Ωであった。

3.4.3 モデルの比較

以上をまとめて,前節の拡張モデル(図3.10)と従来のハイブリッド π型モデル (図3.8)との全体比較を図3.15 a ~ dに示す。ここで電流は1mAと10mAで比 較している。図では,いずれも破線がハイブリッド π型モデル,実線が拡張モデルであり, O印および Δ 印がSパラメータの測定値である。 なお I c = 1 m A はこのトランジスタの 低電流レベル,また10mAはfrピーク値付近で高電流効果が起り始めた電流レベル に相当している。 図より, I c = 1 m A および10mAとも拡張モデルにより良好な精度 が得られることがわかる。なおこのとき用いた拡張モデルのパラメータは, I c = 1 m A の 例を表3.3に示している。



図3.15a 拡張モデルとSパラメータ測定値の比較-----S11

- 58 -



図3.15b 拡張モデルとSパラメータ測定値の比較-----S12

-59-



図3.15c 拡張モデルとSパラメータ測定値の比較-----S21

-60-



図3.15d 拡張モデルとSパラメータ測定値の比較 ——— S22

-61-

a the set of the set o

3.5 帰還型広帯域増幅器の高周波シミュレーション

上述のモデルを用いて,帰還型広帯域増幅器(図3.1)の高周波シミュレーションを 行い,測定と比較した。

帰還型広帯域増幅器のチップは、単体トランジスタと同じく、4 ピンTO-5型パッ ケージに実装し、ネットワークアナライザ(h/p 8505A)により周波数特性を測 定したが、高周波帯(100MHz~1.3GHz)における測定の信頼性を確保するため、 ①自製の治具を用いた電気長補正法、②ネットワークアナライザ用トランジスタ治具 (h/p 11602B)を用いる方法の二通りを実施し、両者の測定値の一致を確認し た。

シミュレーション用デバイスモデルとしては、IC内の各トランジスタに対しDC解析 にはALICE-EM5モデル、AC解析には前節でのべた二つの高周波モデルを使用し た。またパッドおよびボンディングワイヤを含むパッケージモデルに対し図3.4(b)の 精密モデルを用いた。ただし、増幅器ICでは、2つのアース(GND)端子が、3個分 の100µロパッドおよび3本のボンディングワイヤを用いてアース側インダクタンスを 減少させたため、これに対応して前述のパッケージモデルのパッドの容量値およびワイヤ のインダクタンス値を変更している。

トランジスタのモデルパラメータとして表3.1を用いて, パッケージを含む実装状態 の帰還型広帯域増幅器をシミュレーションした結果を,図3.16に示す。 この図で,実 線が拡張モデル,破線が従来のハイブリッド π型モデルによるシミュレーション値,Oが 測定値である。電圧利得のシミュレーション結果は,拡張モデルによって大きな精度向上 が達成されている。 増幅器のカットオフ周波数 fc(3d B低下点)の誤差は,拡張モデ ルにより5%以下(ハイブリッド π型では40%)まで低下している。

拡張モデルのポイントは、①コレクタ・ベース間容量Cμの分割、②ベース・エミッタ 間容量Cπの分割,および③基板抵抗Rsの導入の3点である。すでにのべた単体トランジ スタのSパラメータ検討から明らかなように、このうちコレクタ・ベース間容量Cμの分 割が、増幅器の高周波帯シミュレーション精度に最も大きく寄与することが予想される。 図3.16に、従来ハイブリッドπ型モデルに対しCμ分割(r₁=0.88)のみを入れた 場合を一点鎖線で示す。 Cμ分割、Cπ分割およびRs導入の全てを入れた拡張モデル(実 線)とを比較すると、増幅器のカットオフ周波数fcの精度向上は、まずCμ分割によるも

-62 -




のであることがわかる。 しかしCμ分割のみ(一点鎖線)では,ピーク近傍の正確な特性 をシミュレーションできず, Cπ分割およびRsの導入によって最終的に測定値に近いシ ミュレーション値(実線)が得られる。

拡張モデルでは、クラウディング効果[16]を取り入れていないため、高電流レベ ルではやや精度が悪くなる。これはとくにS₁₁の絶対値と位相についてみられる(図 3.15a)。しかしここで検討した広帯域増幅器ICの場合、バイポーラトランジスタ の動作電流レベルがいずれも10mA以下であったため、このモデルで十分良好な結果が 得られたと考えられる。

3.6 まとめ

微細化バイポーラプロセスで試作した600MHz帰還型広帯域増幅器およびそのバイ ポーラトランジスタを用いて,アナログIC用バイポーラトランジスタの高周波モデルを 検討した。その結果をまとめると以下のようになる。

- (1)バイポーラ・トランジスタの高周波モデルとして通常使われるハイブリッド n型モデルは、高周波帯(100MHz~1GHz)での精度が悪いことをSパラメータによる検討から明らかにした。
- (2)100MHz以上の高周波帯で精度の高いモデルとして、トランジスタの物理的 構造に基づいた拡張ハイブリッド π型モデルを検討した。このモデルは、従来ハイブ リッド π型モデルに、(i)ベース・コレク間接合容量Cµの分割、(ii)ベース・ エミッタ間接合容量Cπの分割、および(iii)基板の抵抗分Rsの導入をはかったもの である。このモデルにより、100MHz~1GHzの周波数領域で、低電流ないし中 電流領域(f Iのピーク値付近の電流値まで)において、良好なSパラメータの精度 が得られた。
- (3)上記バイポーラトランジスタの超高周波モデルを検討する際に、パッド、ボンディングワイヤを含むパッケージのモデル化が重要である。とくにパッドについては、従来のように容量のみのモデルでは十分でなく、基板の抵抗分Rpを考慮する必要がある。このような検討に基づき、TO-5型パッケージ(パッド、ボンディングワイヤを含む)の精密モデルを得た。
- (4) これらのデバイスモデルを用いて,600MHz帰還型広帯域増幅器の高周波シ

ミュレーションを行った。その結果,拡張モデルにより,増幅器のカットオフ周波数 fcの誤差が5%以下(従来モデルでは40%)と良好な精度を得た。

今後の課題として,エミッタ領域直下のDCおよびACクラウディング効果を含む,高 電流レベルのモデルの検討があげられる。

.

.

- [1] T. Watanabe, T. Okabe, K. Sakamoto, M. Nagata, A. Muramatsu, S. Ogura and M. Hayashi, "HIT-An Analog/Digital Bipolar VLSI Technology", Symposium on VLSI Technology, 7-8, pp.108-109 (Sept. 1982).
- [2] L. W. Nagel, "SPICE2; A Computer Program to Simulate Semiconductor Circuits", Electronics research Lab. Report Na ERL-M520, UCB, 9 (May 1975).
- [3] A. B. Grebene, "Analog Integrated Circuit Design", Litton Educational Publishing, Inc. (1972).
- [4] 猪平,新美,永田,中沢, "アナログICバイポーラトランジスタの超高周波モデル",昭和61年度電子通信学会総合全国大会,349,1986年3月。
- [5]猪平,新美,永田,飯田,中沢, "600MHz広帯域増幅器ICの高周波シミュレー ション",電子情報通信学会,論文誌C2,1990年掲載予定.
- [6] N. N. Chan and R. W. Dutton, "Lump Patritioning of IC Bipolar Transistor Models for High-Frequency Applications", IEEE Trans. on Computer-Aided Design, CAD-4, 2, pp.143-149 (Apr. 1985).
- [7] R. G. Meyer and R. A. Blauschild, "A 4-Terminal Wideband Monolithic Amplifier", IEEE J. of Solid-State Circuits, SC-16, pp.634-638 (Dec. 1981).
- [8]中田孝明,宮崎紳一,櫛山寿夫,石田憲太郎: "Siーモノリシックマイクロ波広帯 域増幅器"信学技報,SSD82-29 (1982-06).
- [9] R. W. Anderson, "S-Parameter Techniques for Faster, More Accurate Network Design", Hewlett-Packard Journal, 18, 6 (Feb. 1967).
- [10] D. A. Calahan, "Computer-Aided Network Design", McGraw-Hill, Inc. (1972), コンピュータによる電子回路設計,日刊工業新聞社 (1974年8月).
- [11] 猪平,須田,氏家, "MOSFETの二次元解析",昭和50年度電子通信学会総合全国大 会,274,1975年3月.
- [12]氏家,大塚,鳥谷部,猪平, "FETデバイス解析汎用プログラム (CADDET)の数値 計算法について",昭和51年度電子通信学会総合全国大会,354,1976年3月.
- [13] T. Toyabe, M. S. Mock, T. Okabe, K. Ujiie and M. Nagata, "Two-Dimensional Analysis of I²L with Multi-Stream Function Technique", Proc. NASECODE 1,

Boole Press, Dublin (1979).

•

- [14] H. M. Rein, "A Simple Method for Separation of Internal and External (Peripheral) Currents of Bipolar Transistors", Solid-State Electronics, 27, 7, pp.625-631 (1984).
- [15] P. R. Gray and R. G. Meyer, "Analysis and Design of Analog Integrated Circuits", John Wiley and Sons (1977).
- [16] J. E. Schutt-Aine, "Determination of a Small-Signal Model for Ion-Implanted Microwave Transistors", IEEE Trans. on Electron Devices, ED-30, 7, pp.750-758 (1983).

第4章 集積化抵抗の高周波モデル

4.1 はじめに

前章ではバイポーラトランジスタの高周波モデルについて述べたが、本章ではアナログ IC内でトランジスタとともに多用される集積化抵抗の高周波モデルについて述べる。 近年アナログICにおいては、数MHzのビデオ帯でフィルタのIC化[1]が進みつつ あり、また自動車電話用IC[2]や高速A/Dコンバータ用IC[3]のように数百 MHzから数GHzにおよぶ高周波の応用も進んでいる。これらのICにおいては、集積 化された抵抗のもつ寄生容量がその高周波特性に影響することが少なくない。

一般に回路シミュレータでは、抵抗は純抵抗として扱われるため特にそのモデルは用意 されていない。このためIC中の抵抗の寄生容量を考慮したい場合、既知の π型あるいは T型モデルを等価回路で組むことになる。しかしながらこれらの集中モデルは、本来分布 定数回路を形成する集積化抵抗の高周波特性を十分良く表現できず、なかでも駆動点イン ピーダンスの位相特性に問題を持っている。そこで本章では、まず集積化抵抗に対しRC 分布定数回路の解析を行ない、これに基いて従来モデルの精度を評価し、更に高精度でか つ簡便な新モデル(ブリッジ π型モデル)を提案する。次にモデルを微細化アナログバイ ポーラプロセスで作製したベース拡散抵抗の測定値と比較し、その絶対値および位相の周 波数特性の精度を評価する。またこのモデルを回路シミュレータに組込み、ビデオ帯アク ティブフィルタおよびビデオディスクプレーヤ用色信号処理ICの設計に応用した例を示 す。

4.2 集積化抵抗に対する均一分布定数回路の解析

アナログICに集積される抵抗は、ベース拡散抵抗、エピタキシャル抵抗およびピンチ 抵抗などである[4]。たとえばベース拡散抵抗は図4.1(a)のような素子構造をもち、 P型ベース拡散層とN型エピタキシャル層との間に寄生の分布容量をもつ。この抵抗で、 N型エピタキシャル層は通常電源電圧+Vccに、またP型基板はアース電位に接続される



(a)ベース拡散抵抗の構造



(b) 高周波等価回路





図4.2 集積化抵抗のRC分布定数回路

ので,その高周波等価回路は図4.1(b)のようになる。同様にエピタキシャル抵抗,ピ ンチ抵抗およびイオン打ち込み抵抗なども高周波的には図4.1(b)の等価回路で表され る。その等価回路を詳しい分布定数回路で表したものが図4.2 である。

いま単位長当りの抵抗をr,単位長当りの容量をcとすると,図4.2の回路に対し次 式が成立する[5]。

$$\frac{\partial v}{\partial x} = -r i \qquad (4.1)$$

$$\frac{\partial i}{\partial x} = -c \quad (v) \quad \frac{\partial v}{\partial t} \tag{4.2}$$

ここで式(4.2)は,接合容量の電圧依存性を表すc(v)項を含むため,非線形偏微 分方程式となり,解析的に解けないので,次のような平均容量c

$$\overline{c} = \frac{1}{V_B - V_A} \int_{V_A}^{V_B} c (V_j) dV_j \qquad (4.3)$$

を導入[6] する。ここでViは単位長当りの平均電圧, VA, VBは抵抗の両端にかかる電 圧とする。この平均容量を用いると式 (4.1), (4.2)より,

$$\frac{\partial^2 v}{\partial x^2} = r \frac{1}{c} \frac{\partial v}{\partial t} \qquad (4.4)$$

$$\frac{\partial^2 i}{\partial x^2} = r \frac{1}{c} \frac{\partial i}{\partial t} \qquad (4.5)$$

を得る。上式を変数分離により解き,その解を二端子回路網(yパラメータ)で表すと, 次式が得られる。

$$\begin{vmatrix} I_{1} (s) \\ I_{2} (s) \end{vmatrix} = \begin{vmatrix} y_{11} & y_{12} \\ y_{21} & y_{22} \end{vmatrix} \begin{vmatrix} V_{1} (s) \\ V_{2} (s) \end{vmatrix}$$
(4.6)

$$y_{11} = y_{22} = \frac{\sqrt{s RC}}{R} \operatorname{coth} (\sqrt{s RC})$$

$$(4.7)$$

$$\sqrt{s RC} \operatorname{cosech} (\sqrt{s RC})$$

R

ここでs=jω,R=rl,C=cl(l:抵抗の長さ)である。

式(4.7)のyパラメータは,接合容量が抵抗長方向に均一に分布していると仮定し たときの集積化抵抗の高周波特性を定める。これを実用的観点から,出力側短絡時の駆動 点インピーダンスZinおよび電流利得Giに分けて考える[7]。

集積化抵抗の出力側短絡時の駆動点インピーダンスZinは,式(4.7)より次式となる。

$$Z_{in} = \frac{V_{1}(s)}{I_{1}(s)} | = \frac{1}{V_{2}(s)=0} = \frac{1}{y_{11}} = R \cdot \frac{\tanh(\sqrt{s R C})}{\sqrt{s R C}}$$
(4.8)

上式よりZin/Rの絶対値と位相の周波数特性をコンピュータ計算して求めると,図 4.3(a)(b)の実線となる。この場合,抵抗の絶対値が3dB低下する各周波数ω。 は,図4.3(a)より次式となる。

$$\omega_{0} = \frac{2.6}{R\overline{C}} \tag{4.9}$$

駆動点インピーダンスの位相遅れは,図4.3(b)の実線でわかるように高周波側にお いて-45°の値に飽和する。

次に出力短絡時の電流利得Giは次式となる。

- 71-



(a)絶対值



(b) 位相

図4.3 集積化抵抗の駆動点インピーダンス

$$G_{i} = -\frac{I_{2}(s)}{I_{1}(s)} |_{V_{2}(s)=0} = -\frac{y_{21}}{y_{11}} = \operatorname{sech}(\sqrt{s R \overline{C}}) \quad (4.10)$$

上式Giの絶対値と位相を計算すると図4.4 (a) (b)の実線となる。Giの絶対値が 3dB低下する各周波数ω。は,図4.4 (a)の実線より次式となる。

$$\omega_{\circ} = \frac{2.43}{R\overline{C}} \tag{4.11}$$

図4.4(b)の実線より,電流利得の位相遅れは周波数とともにリニアに増加する。

4.3 従来モデルの検討

上の解析をもとにして,従来アナログICの教科書[8][9]で良く知られている図 4.5 (a) (b) のπ型およびT型モデルの精度を検討する。

図4.5 (a)のπ型モデルでは,駆動点インピーダンスZinおよび電流利得Giは各々 次式となる。

$$Z_{in}(s) = \frac{1}{y_{i1}(s)} = \frac{R}{1 + \frac{s R \overline{C}}{2}}$$
(4.12)

$$G_{i}(s) = -\frac{y_{21}(s)}{y_{11}(s)} = \frac{1}{1 + \frac{s R \overline{C}}{2}}$$
(4.13)

また図4.5(b)のT型モデルでは、ZinおよびGiはそれぞれ次式となる。



(a)絶対値



(b) 位相

図4.4 集積化抵抗の電流利得







(b)T型モデル



.





図4.6 新しいブリッジ π型モデル

$$Z_{in}(s) = R \frac{1 + \frac{s R \overline{C}}{4}}{1 + \frac{s R \overline{C}}{2}}$$
(4.14)

$$G_{i}(s) = \frac{1}{1 + \frac{s R \overline{C}}{2}}$$
 (4.15)

式(4.12)および(4.14)で表わされるπ型モデルおよびT型モデルの駆動点イ ンピーダンスを,図4.3 (a)(b)に一点鎖線および二点鎖線でプロットしている。図 4.3 (b)でわかるように,駆動点インピーダンスの位相遅れは,π型モデルが高周波 側で-90°に漸近するのに対し,T型モデルは-20°にピークをもち高周波側で低下 する特性を示す。π型モデルおよびT型モデルのいずれも,-45°に飽和する理論解と の間に低周波領域から相当の不一致がある。

一方電流利得では,式(4.13)と(4.15)を比較してわかるように, π 型モデル とT型モデルの周波数特性は一致する。これを先の図4.4(a)(b)にプロットすると, 一点鎖線となる。このとき絶対値が3dB低下する周波数は, π 型モデルおよびT型モデ ルともに $\omega_0 = 2 / RC$ であり,理論解の値2.43/RCに近い。しかし位相遅れは,理 論解が ω_0 を越えた周波数領域でリニアに増加し続けるのに対し, π 型およびT型モデル では-90°に漸近し飽和してしまう。したがって π 型およびT型モデルでは,その電流 利得の位相精度が理論解と5°以内で一致する領域は, $\omega = 2 / RC$ 程度までである。

4.4 新しいブリッジ π型モデル

上述の π 型および T 型モデルは, 簡便な集中定数回路である点で回路計算に適するが, とくに駆動点インピーダンスの位相精度がかなり低周波側から悪い。そこでもっと精度の 良いモデルを検討する。

いま式(4.7)のyパラメータを級数展開すると,次式が得られる。

$$y_{11} = y_{22} = \frac{1}{R} + \frac{s\overline{C}}{3} - \frac{s^2 R\overline{C}^2}{45} + \dots + \frac{s^2}{45}$$

$$y_{12} = y_{21} = -\frac{1}{R} + \frac{s\overline{C}}{6} - \frac{7 s^2 R\overline{C}^2}{360} + \dots + \frac{s^2}{360}$$
(4.16)

式(4.16)をsの第一次項までとり,対称な回路($y_{11} = y_{22}$ および $y_{12} = y_{21}$)で あることを考慮してこれを等価回路で表現すると,図4.6のモデルを得る。これを新し くブリッジ^π型モデルと呼ぶ。このモデルは従来の^π型モデルに比べ,抵抗の両端に $-\frac{\overline{C}}{6}$ の負性容量をもっている。

この負性容量は,RC分布定数回路の特性式の級数展開に起因するものである。すなわちここでは式(4.7)のy₂1の超越関数を次式で近似した。ここでZ=√ s RCとする。

しかしもし sinh (Z)の級数展開を用いるならば,もう一つの近似が可能である。

$$\frac{Z}{\sinh(Z)} \simeq \frac{1}{1+\frac{Z^2}{6}} \qquad (インダクタンスモデル) \qquad (4.18)$$

したがって式(4.7)より,

$$y_{12} = y_{21} \simeq -\frac{1}{R} \frac{1}{1 + \frac{s RC}{1 + \frac{c}{6}}}$$

すなわち次式を得る。

$$y_{21} = -\frac{1}{R + \frac{s R^2 C}{6}}$$
(4.19)

この場合の等価回路は,インダクタンスL(=R²C/6)が抵抗Rに直列に入る形にな る。このインダクタンスモデルはモデル内の節点数を増やす結果になるので,ここでは採 用しなかった。なお同様な考察が,最近,バイポーラトランジスタのベース層の分布定数 回路(Non Quasi Static Effects)の解析 [10] に用いられている。

図4.6のブリッジπ型モデルにおける駆動点インピーダンスの周波数特性は次式となる。

$$Z_{in}(s) = \frac{1}{y_{i1}(s)} = \frac{R}{1 + \frac{s R \overline{C}}{3}}$$
(4.20)

またその電流利得の周波数特性は、

$$G_{i}(s) = -\frac{y_{21}(s)}{y_{11}(s)} = \frac{-1 + \frac{s R \overline{C}}{6}}{1 + \frac{s R \overline{C}}{3}}$$
(4.21)

で定まる。

上式(4.20)および(4.21)で定まるブリッジ π 型モデルを,先の均一分布定数 回路の理論解と比較して,図4.3および図4.4に破線で示す。このブリッジ π 型モデル の位相精度は、 $\omega \leq 2 / RC$ の周波数領域において,駆動点インピーダンスおよび電流利 得とも理論解とのずれ3°以下と良好である。またその絶対値精度は、同じ周波数領域 (ω ≤ 2 / R C)において電流利得の場合12%以下とやや悪いが,駆動点インピーダン スのそれは6%以下と良好である。

このブリッジ^π型モデルでは電流利得の絶対値精度が高周波側でやや悪いが,一般の応 用はω ≤ 2 / RCであるためこれはあまり問題がないと考えられる。また抵抗の分布容量 の影響は,図4.3 および図4.4 で明らかなように,低周波側では絶対値よりもむしろ位 相遅れとしてまず現われる。従ってブリッジ^π型モデルの位相精度が高いことは実用上重 要になる(4.7節参照)。

4.5 抵抗の平均寄生容量

上述の抵抗の高周波モデルを現実のICの回路設計に適用する場合,式(4.3)で定 義される平均寄生容量の計算が必要である。そこで本節で,この平均寄生容量の計算式を 導出する。

いま図4.7のように,抵抗のパターン幅をW(μ),パターン長をL(μ),拡散の 拡がり分をΔW(μ),抵抗のシート抵抗値をρs(Ω/ロ),両コンタクト部の補正抵 抗値をRconとすると,抵抗値R(Ω)は次式で計算される。

$$R = \rho_{S} \frac{L}{W + \Delta W} + R_{con} \qquad (4.22)$$

IC中の各抵抗の寄生容量を計算するには,抵抗パターンの面積が必要である。しかし回 路設計時には未だ抵抗パターンは決まっていないのが普通である。そこでここでは,使用 するプロセスによりあらかじめパターン幅Wは定まっているとし,パターン長Lを各抵抗 の設計値Rより計算する。すなわち式(4.22)より,

$$L = \frac{R - R_{con}}{\rho_{s}} (W + \Delta W) \qquad (4.23)$$

となる。抵抗の単位面積当りのOバイアス容量をCjo(pF/cm²)とし、この値が製造

-79-



図4.7 集積化抵抗の平面パターン



(a)マスクパターン

(b) 測定回路

図4.8 測定に用いたベース拡散抵抗

プロセスで定まっているとすると,設計値R(Ω)の抵抗がもつ寄生容量は,

$$C = C_{jo} \cdot W \cdot \frac{R - R_{con}}{\rho_s} \cdot (W + \Delta W) \qquad (4.24)$$

により計算できる。

整合精度を確保するため,数本並列の抵抗パターンが使用されるときは,パターン数を NR本として,

$$C = NR \cdot C_{jo} \cdot W \xrightarrow{NR (R - R_{con})}{\rho_s} \cdot (W + \Delta W) \qquad (4.25)$$

が成立つ。さらに折れ曲りをもつ抵抗パターンが使用されるときは,その折れ曲り部分の 容量補正分をCĸとして,

$$C = NR \cdot C_{jo} \cdot W \xrightarrow{NR (R - R_{con})} \cdot (W + \Delta W) + C_K \qquad (4.26)$$

から、抵抗の寄生容量は計算することができる。

上式(4.26)の寄生容量Cは、0バイアス容量値である。そこでバイアス依存性を 考慮した平均寄生容量Cは、式(4.3)を計算して、抵抗の両端のDC電圧VAおよび VBより次式から求められる。

$$\overline{C} = \frac{1}{V_{B} - V_{A}} \int_{V_{A}}^{V_{B}} C \frac{1}{(1 - \frac{V_{J}}{\phi})^{n}} dV_{J}$$

$$= \frac{C}{V_{B} - V_{A}} \cdot \frac{\phi}{1 - n} \left[\frac{1}{(1 - \frac{V_{A}}{\phi})^{n-1}} - \frac{1}{(1 - \frac{V_{B}}{\phi})^{n-1}} \right]$$

$$(4.27)$$

ここで φは接合のビルトイン電圧,nは接合容量の電圧依存性指数である。またVAおよびVBはエピタキシャル層の電位Vccを基準にした抵抗両端の電圧値とする。すなわち

$$\left. \begin{array}{c} V_{A} = V_{1} - V_{CC} \\ V_{B} = V_{2} - V_{CC} \end{array} \right\}$$

$$(4.28)$$

である。但しV1およびV2が回路中の抵抗の両端のノード電位とする。

4.6 測定値との比較

4.6.1 測定方法

微細化バイポーラプロセス [11] で作製したベース拡散抵抗を用いて,前述のモデル の精度評価を行った。

ここで用いた試料のマスクパターンを図4.8(a)に示す。素子の面積は25μ× 110μ,抵抗値は1.33kΩ(実測値)である。このベース拡散抵抗をTO-5型パ ッケージに組立て,ネットワークアナライザ(h/p8505A)により周波数特性を測 定した。その測定回路を図4.8(b)に示す。

抵抗の寄生接合容量はLCRメータにより,ゼロバイアス容量C_{jo}=0.94 pF,電 圧依存性指数 n = 0.14,ビルトイン電圧 φ = 0.6 Vと得られた。

なお測定時,接合容量にかかるバイアスが均一および不均一分布となるように,抵抗の 印加電圧Vは0.1Vおよび5Vの二つの条件で測定した。0.1Vのときほぼ均一分布, また5Vのとき不均一分布となる。抵抗の平均容量Cは,容量の電圧依存性および式 (4.27)より,印加電圧Vが0.1Vのとき0.70pF,また5Vのとき0.79pF となる。

測定に用いた抵抗は,図4.8 (a)のようにボンディングパッドを介してTO-5型 パッケージ (4ピン)に組立てられている。このためネットワークアナライザによる測定 値には,抵抗単体の特性に加えて,パッケージ,パッドおよびこれを接続するボンディン グワイヤなどの寄生部を含む。

そこで第3章で述べたと同じパッケージモデルを作り、そのパラメータをLCRメータ

により測定した。そして y パラメータ測定値からパッケージ等寄生分 y P1 および y P2 を除 去して真の抵抗部の測定値を求めた。すなわち,出力短絡時の駆動点インピーダンスおよ び電流利得Giはそれぞれ。

$$Z_{in} = \frac{1}{y_{11}} = \frac{1}{y_{11}' - (y_{P_1} + y_{P_2})}$$
(4.29)

$$G_{i} = -\frac{y_{21}}{y_{11}} = -\frac{y_{21}' - y_{P_2}}{y_{11}' - (y_{P_1} + y_{P_2})}$$
(4.30)

より求められる。ここで y₁₁′ および y₂₁′ がネットワークアナライザによる寄生分を含 む測定値である。また寄生分の y パラメータは、3 章のインダクタンス分を省略した簡易 パッケージモデルを前提して、

$$y_{P_1} = j \omega C_{BS} + \frac{1}{R_P + \frac{1}{j \omega C_P}}$$
 (4.31)

$$\mathbf{y}_{\mathbf{P}_2} = \mathbf{j} \ \boldsymbol{\omega} \mathbf{C}_{\mathbf{B}\mathbf{C}} \tag{4.32}$$

とした。CBS, CBCはパッケージのピン間容量, Rpはパッドの抵抗分, またCpはパッドの容量分である。

4.6.2 結果とその検討

式(4.29)~(4.32)を用いて寄生分を除いた測定値と,ブリッジπ型モデル(実線)との比較を図4.9および図4.10に示す。均一分布定数回路の理論解を参考までに 破線で示した。

ブリッジ π 型モデルは、すでに検討したように角周波数 ω が2/RC以下の領域で精度 が良い。この抵抗例 (R=1.33kQ, C=0.79pF)では、この周波数点は約



(a)絶対値



(b) 位相

図4.9 ブリッジπ型モデルと測定値の比較-----駆動点インピーダンス





(b) 位相

図4.10 ブリッジπ型モデルと測定値の比較-------電流利得

300MHzである。すなわち図4.9および図4.10において,ブリッジェ型モデル (実線)は300MHz以下の領域では駆動点インピーダンスおよび電流利得の絶対値と 位相とも,均一分布定数回路の理論解とそれほど変らない精度で測定値と一致する。

均一分布定数回路の理論解は, すでに述べたように容量の電圧依存性を平均容量で近似 している。この平均容量の近似による誤差を評価するために, 測定値との比較の際, 抵抗 の接合容量にかかるバイアスがほぼ均一の場合(抵抗の両端の直流電位が0.1 Vおよび 0 V)と, 不均一の場合(両端が5 Vと0 V)の二通りの条件を検討した。図4.9と図 4.10の測定値としてはバイアスが不均一の場合(C=0.79 pF)のみを示したが, 式(4.27)の平均容量を用いた均一分布定数回路の理論解およびその第一次近似であ るブリッジェ型モデルは, 図のように測定値と良く一致しており, 平均容量の導入による 誤差はほとんどないことがわかる。伝達利得および駆動点インピーダンスとも, 周波数 200 MHz~400 MHzにおいて位相の誤差があるが, これはバイアスが均一の場合 (C=0.70 pF)でも同様に現われることから, 平均容量の導入によるものではなく, 何らかの測定誤差によるものであろう。

ブリッジ^π型モデルでは等価回路化に伴う近似により高周波側(ω₀=2/RC以上) で誤差が生ずる。とくに図4.10のように電流利得Giの絶対値精度が300MHz以上 でやや悪くなる。この理由は,分布定数回路の理論解をjωの第一次項までで近似し,第 二次項以下を無視したためである。これらの二次項を考慮したモデルをたてることも可能 であるが,回路計算で使用するには複雑すぎるものになる[12]。

したがってブリッジπ型モデルは,適用範囲に注意して使用することが必要であるが, 一般の回路応用においては抵抗の寄生容量の影響が甚大な領域での使用は少ないため,次 の例にみるように,このブリッジπ型モデルで実用上十分の精度が得られる。

4.7 応用例

上述のブリッジ^π型モデルを回路シミュレータに組込み,アナログICの回路設計に適 用した。その結果の例を二つ示す。

図4.11はNIC(負性インピーダンス変換器)を用いたビデオ帯アクティブ・フィ ルタIC(3.58MHzのBand Pass Filter)の例[1]である。この回路では破線 内のNICの部分の抵抗の寄生容量によってフィルタ特性が敏感に変化する。



図4.11 負性インピーダンス変換器 (NIC)を用いたビデオ帯アクティブ・フィルタ



図4.12 ブリッジ^π型モデルによるビデオ帯アクティブ・フィルタICの 回路シミュレーション結果

図4.12に,最終的に設計されたフィルタICの回路シミュレーション結果を示す。 図で実線がブリッジ π型モデル,一点鎖線が従来 π型モデルによるシミュレーション結果 であり,両者は高周波側で若干のずれを示した。なお均一分布定数回路の理論解によるシ ミュレーションは,実線のブリッジ π型モデルに完全に重なる結果となった。参考までに 抵抗の寄生容量がないときのシミュレーションを破線で示したが,この場合中心周波数が 4 MH z 以上に大きくシフトしており,このような ICの回路設計には分布容量を含む抵 抗のモデルの使用が不可欠であることがわかる。

次に図4.13にビデオディスクプレイヤー用ICの色信号分離回路部を示す。この回 路では3.58MHzの周波数における出力OUTの位相遅れが問題となる。回路内の抵 抗に対し、上述の高周波モデルを用いたときの位相特性のシミュレーション結果を図 4.14に示す。3.58MHzにおける位相遅れは、IC実測値で-26°(図の+印) であった。ブリッジェ型モデルを用いたシミュレーション結果を図に実線で示すが、 3.58MHzでは-27°とほぼ実測値に近い位相遅れが得られた。これに対し従来ェ 型モデル(図の一点鎖線)では-31°と実測値よりやや大きい位相遅れを示し、また寄 生容量のない抵抗のみ(図の破線)では-18°と実測値と大きな不一致を示した。なお 均一分布定数回路の理論解を用いたシミュレーション結果は、ほぼブリッジェ型モデルの 結果に重なり、3.58MHzでの位相遅れは-27°となった。この例では、ブリッジ ェ型モデルと均一分布定数回路の理論解との差は、15MHzの周波数で約1°現われる にすぎない。

4.8 まとめ

本章では,分布定数回路の解析に基づいて,集積化抵抗の高周波モデルとして新しくブ リッジ^π型モデルを提案した。

回路シミュレータに組込むモデルとしては,式(4.7)の分布定数回路の理論解をそ のまま用いることも可能であるが,等価回路で表現できないため簡便な回路計算には使え ない欠点がある。これに対しこのブリッジπ型モデルは,従来π型モデルの両端に-<u>C</u>の 負性容量を付加した等価回路で表わすことができる。

このモデルを実際のアナログIC内抵抗の実測された高周波特性と比較した結果, 3 d B低下カットオフ周波数 (<u>1</u>) 以下の領域では均一分布定数回路の理論解とほぼ ^{π R C}



図4.13 ビデオディスクプレイヤー用ICの色信号分離回路



図4.14 ブリッジπ型モデルによる色信号分離回路の回路シミュレーション結果

同等の良好な精度をもつことがわかった。本モデルは,ビデオ帯アクティブフィルタおよ びビデオディスクプレイヤー用色信号分離回路への応用においても実用上十分な精度を示 した。

今後アナログICの高周波化に伴って、ここで検討したような寄生の分布容量をもつ抵抗の高周波モデルの必要性が増大すると考えられる。

- [1] 熊沢,柳沢,"平衡形NICを用いたビデオ帯能動フィルタ",電子通信学会,論文誌 C, J68-C, 3, pp.240-247 (1985-3).
- [2] 冠昇,"無線機の小形化とLSI",電子通信学会誌, VOL.68, No.11, pp.1238-1241 (1985-11).
- [3] Y.Yoshii, M.Nakamura, K.Hirasawa, A.Kayanuma and K.Asano, "An 8b 350 MHz Flash ADC", in Dig. Tech. Papers, IEEE Int. Solid-State Circuits Conf., pp.96-97 (Feb.1987).
- [4] A.B.Grebene, "Analog Integrated Circuit Design", Litton Educational Publishing, Inc. (1972).
- [5] 熊谷,尾崎,"過渡現象論",共立出版 (1959)。
- [6] S.K.Ghandhi, "The Theory and Practice of Microelectronics", John Wiley and Sons (1968).
- [7] A.B.Glaser and G.E.Subak-Shape, "Integrated Circuit Engineering", Addison-Wesley Publishing Co. (1977).
- [8] P.R.Gray and R.G.Meyer, "Analysis and Design of Analog Integrated Circuits", John Wiley and Sons (1977).
- [9] H.R.Camenzind, "Circuit Design for Integrated Electronics", Addison-Wesley Publishing Company, Inc. (1968).
- [10] M.K.Chen, F.A.Lindholm, and B.S.Wu, "Comparison and Extension of Recent One-Dimensional Bipolar Transistor Models," IEEE Trans. Electron Devices, vol.35, no. 7, pp. 1096-1106 (July 1988).
- [11] T.Watanabe, et al, "HIT-An Analog/Digital Bipolar VLSI Technology", Symposium on VLSI Technology, 7-8, pp.108-109 (Sept.1982).
- [12] P.A.H.Hart, "Bipolar transistors and Integrated circuits", Handbook on Semiconductors, Volume 4, North-Holland Publishing Company (1981).

第5章 基板電流を含むバイポーラ

トランジスタ複合モデル

5.1 はじめに

最新プロセスのバイポーラLSIでは,高集積化および高速化をはかるため,薄いエピ タキシャル層を用いてデバイスを微細化する[1],[2]。この微細化したパイポーラト ランジスタにおいては,集積化構造に由来する寄生サブPNPトランジスタが動作して不 要な電流が基板に流れる現象が発生する。この基板電流は,たとえばBi-CMOS回路 等で電源電圧余裕低下の要因となる。本章では,このようなバイポーラトランジスタの基 板電流を回路シミュレーションに導入するため,NPNトランジスタおよびラテラルPN Pトランジスタに対し,寄生サブPNPを考慮した複合モデルを提案し,その基板電流の 計算に必要なモデルパラメータ抽出法をのべる。これらの複合モデルをBi-CMOSメ モリ用NPNトランジスタおよびアナログプロセス用ラテラルPNPトランジスタに適用 し,基板電流を含む直流特性および飽和特性を高精度にシミュレーションできることを示 す。またBi-CMOSメモリのデコーダ・メモリセル部の回路シミュレーションへ本モ デルを応用した結果を述べる。

5.2 NPNトランジスタの複合モデル

5.2.1 基板電流

IC上のNPNトランジスタには、第2章に示した図2.2aの構造でわかるように、 P型ベース層、N型エピタキシャル層およびP型基板からなる寄生のサブPNPトランジ スタが構造的に付随している。従来この寄生PNPトランジスタの電流増幅率は、エピタ キシャル層が厚いことおよびN+埋込層があることによって低く抑えられていた。しかし 最新のバイポーラプロセスでは、とくに高速化のためエピタキシャル層が1µm程度まで 薄くなり、N+埋込層があっても寄生PNPのhFEが大きいものが出てきている。このた めバイポーラトランジスタが飽和しそのベースコレクタ接合が順バイアスされるとき、ベ

-92-

ース層からホールがエピタキシャル層に注入され、逆バイアスされたコレクタサブ接合により集められてかなりの電流が基板に流れる。

一つの例として、図5.1にBi-CMOSメモリ用バイポーラトランジスタ(エミッタ面積;1μ×5μ)の測定例を示す。この例ではコレクタエミッタ電圧Vceが2Vであるが、ベースエミッタ電圧VBEが1.2V以上で飽和に入るに従い基板電流IsuBが観測されるとともにベース電流IBに不連続なコブが現われる。このトランジスタに付随する寄生サブPNPトランジスタのhFEを測定すると、その値はピークで25と大きい。

このような基板電流は、TTLのような飽和型回路[3]のほか,最近開発の進んでいるBi-CMOS回路[4],[5]などで問題となる。 たとえば図5.2に示すBi-CMOSインバータでは,二つのバイポーラトランジスタがスイッチング時に飽和して基板電流が流れる。

5.2.2 モデル化

バイポーラトランジスタの基板電流は、そのIC化構造に存在する寄生サブPNPトラ ンジスタに原因がある。そこでこの寄生トランジスタをどのようにバイポーラモデルに取 り込むかが問題となる。 図2.2 aのIC用NPNトランジスタでは、その構造上、真 にトランジスタとして動作する領域はN+エミッタの直下部分であり、他は寄生部分であ る。このことからエミッタ直下部分を真性のNPNトランジスタとし、その周辺部分を寄 生PNPトランジスタと考えることができる。この寄生サブPNPトランジスタは、一般 にNPNの飽和時に動作するだけであるから、計算の効率上できるだけ簡単にすることが 望ましい。(すでにのべた3章のモデルでは、高周波特性の観点から寄生サブPNPトラ ンジスタの二つの接合容量のみを考えた。)

そこで、寄生サブPNPトランジスタを以下のように簡易化してNPNトランジスタモ デルに取り込むことにした。まず図2.2 a の構造で、寄生サブPNPトランジスタのベ ースコレクタ間空乏層(もとのNPNトランジスタのコレクタサブ間空乏層)はP型基板 側にのびるためアーリー効果は無視できると考えられる[6]。また通常の動作状態では、 寄生サブPNPトランジスタは飽和することはないためその逆方向特性も無視できる。こ れらより寄生サブPNPトランジスタを、図5.3のBS間に示すように、ペース電流を 分流するダイオードIsと基板電流を表わす電流源 I subに簡略化した。そして基礎とな

-93-



図5.1 Bi-CMOSメモリ用バイポーラトランジスタ の基板電流測定例



図5.2 Bi-CMOSインバータ回路







図5.4 基板電流法によるコレクタ抵抗測定回路

るバイポーラモデルとしてGummel-Poonモデル[7]を前提し,基板電流を次式でモデル 化した。

$$I_{SUB} = I_{SB} / q_B [exp (V_B'c'/V_T) - 1] \qquad (V_T = kT/q) \qquad (5.1)$$

$$q_B = 1/2 + \sqrt{1/4 + I_{SB}/I_{KS} [exp(V_B'c'/V_T) - 1]}$$
 (5.2)

qв は, Gummel-Poonモデルの規格化ペース電荷を表わす。またダイオードの飽和電流 Is は次式で与える。

 $I_{s} = (1 + q_{B} / \beta_{s}) I_{SUB}$ (5.3)

ここでβsは寄生サブPNPの電流増幅率,IsBはその飽和電流,IKSはknee電流を表わす パラメータである。

このようにして既知のバイポーラモデル(Gummel-Poon)に寄生サブPNPトランジスタを 取り込める。 さらに3章でのべた拡張モデルの考えに基ずき,エミッタ直下部分(真性 NPN)とその周辺部分(寄生サブPNP)に分割し,IC化構造の寄生素子を考慮する と,図5.3の複合バイポーラモデルが得られる。この複合バイポーラモデルで,RBIは エミッタ領域直下の内部ベース抵抗,RBXは外部ベース抵抗を表わし,Rc,RE,RSは コレクタ,エミッタ,サブの各端子の寄生直列抵抗である。また分割比rは,元のNPN トランジスタのベースコレクタ間接合容量CJcのうち,エミツタ直下部を除く寄生部の全 領域に対する割合を示す。すなわち,

 $r = 1 - A_E / A_C$

であり、AEはN型エミッタ領域の面積、AcはP型ベース領域の面積である。すでにのベ たようにCJcの分割により、モデルの高周波特性の高精度化がはかられている。

以上をまとめて、図5.3の基板電流を含む複合モデルは、DC的には既知のバイポー ラモデル (Guimmel-Poon)に式 (5.1), (5.2)で与えられる電流源 I sub, および 式 (5.3)で与えられるダイオードを付加し、AC的には容量分割を行って、容易に回 路シミュレータに組み込むことができる。

5.2.3 モデルパラメータの抽出法

図5.3の複合モデルでは、基板電流の導入に伴う新パラメータ、およびNPNトラン ジスタ自体のモデルパラメータを決定する必要がある。NPNトランジスタの電流増幅率 βFおよび飽和電流Isなど主要なモデルパラメータは、通常の抽出法で抽出できるが、こ のうちコレクタ抵抗Rcと逆方向電流増幅率βRの抽出には注意を要する。

(1) 基板電流パラメータの抽出

基板電流の導入に伴う新パラメータは、IsB, IKS,およびβs の3つである。このうちIsBおよびIKSは、図5.1ようなIsUB ーVBE特性を測定して求める。すなわち低電流側の1点(VBEX, ISUBX)より、次式からIsBを抽出する。

$$I_{SB} = I_{SUBX} \cdot exp(-V_{BEX}/V_T)$$
 (5.4)

knee電流 I Ksは, I SUB - V BE特性の高電流領域から対数の傾き n = 1 と n = 2 の交点で 求める。また寄生サブ P N P の電流増幅率βsは,その h FE-Ic 特性を測定して,その ピーク値とする。

(2) コレクタ抵抗の抽出

コレクタ抵抗Rc の値によってNPNトランジスタの飽和が決まるため, Rc の抽出は NPN複合モデルの直流精度上キーポイントである。高電流Ic-VcE 特性の飽和領域の 傾きから抽出する従来の方法 [8] では,飽和領域のコレクタ電流に基板電流が重畳して いるため,正確なコレクタ抵抗値が得られない。このような基板電流が流れるデバイスで のRc の抽出には基板電流法 [9] が適している。

基板電流法によるRcの測定回路を図5.4に示す。 この方法の基本的な考え方は, NPNトランジスタのコレクタベース間電圧VcEを小さくして飽和動作させ,基板電流 IsuBが一定になる条件下で,コレクタ電流Icおよびコレクタベース間電圧VcEを何点 か変化させて測定し,次式よりRcを決定するものである。

(5.5)

一般にRBX/hFE は小さいので第一項は無視でき,またIsuB が一定ならばVB'c'も一定 となるから,VcBおよびIc の測定点が2点以上あれば上式よりRc が決定できることに なる。

(3) 逆方向電流増幅率 β_Rの補正

NPNトランジスタのβRは,通常,トランジスタを逆接続してエミッタ電流IEとベ ース電流IBの比を測定することにより得られる。しかし複合モデルではベース電流のう ち一部はダイオードを通して基板側に流れるので,これを考慮してβRを補正しなければ ならない。すなわち全ベース電流をIB,NPNへの正味のベース電流をIB1とすれば,

$$I_{B_1} = I_B - (1 + 1 / \beta_S) I_{SUB}$$
(5.6)

$$\beta_{\rm R} = I_{\rm E} / I_{\rm B1} \tag{5.7}$$

によりβ_R が補正できる。ここでβ_S は寄生サブPNPの電流増幅率パラメータであり, 上記(1)であらかじめ決定しておく。I_E, I_BおよびI_{SUB} は逆接続NPNトランジスタ の測定値とする。

5.2.4 測定値との比較

上式の基板電流を含む複合モデルを, Bi-CMOSメモリ用バイポーラトランジスタ (A_E=1μ×5μ)の測定値と比較した。その結果を図5.5~図5.6に示す。

測定サンプルは,プローバ測定に伴う接触抵抗を避けるため,すべてTO-5パッケー ジに組み立て,各特性を測定した。

図5.5は順方向Ic, IB, ISUB-VBE 特性である。図5.5より,従来の単体モデル (たとえば Gummel-Poon)では現われない基板電流 ISUB およびベース電流 IB のコブが, この複合モデル(実線)を用いて良くシミュレートできていることがわかる。図5.5の特性


図 5.5 複合バイポーラモデルと測定値の比較 順方向 I c, I B, I SUB – V BE特性(NPN)



図5.6 複合バイポーラモデルのIc-Vce飽和特性への効果(NPN)

において, 複合モデルによる基板電流のシミュレーション値が測定値と良い一致を示して いるが, この良好な精度は主に基板電流法でコレクタ抵抗を求めたことによる。

図5.6は,複合モデルのIc-VcE特性(飽和領域部)への効果を示す。ここで実線が 複合モデル,破線が従来G-Pモデルである。注目すべきことは,複合モデルによる飽和 領域のシミュレーション時には図5.6下に示すようにピーク値で約5µAの基板電流が 流れていることである。すなわち破線のIc-VcE特性(G-Pモデル)に基板電流 IsuB が重畳して実線の特性(複合モデル)となる。

5.3 ラテラルPNPトランジスタの複合モデル

5.3.1 モデル化

ラテラルPNPトランジスタの場合には、上述のNPNトランジスタと異なり、寄生の PNPトランジスタを二つ考える必要がある。すなわちラテラルPNPトランジスタの典 型的なデバイス構造は図5.7のようになっており、P型エミッタ直下部とP型コレクタ 直下部に二つの寄生サプPNPトランジスタを持つ。

二つのサブPNPトランジスタと各部の寄生抵抗を考慮し、かつNPNトランジスタの 場合と同様に、寄生サブPNPのアーリー効果および逆方向特性を無視してモデルを簡単 化することにより、図5.8に示す複合バイポーラモデルを得た。ここでIsiおよびIs2 のダイオードは、それぞれエミッタ側寄生サブPNPおよびコレクタ側寄生サブPNPの 各ベース電流を分流するダイオード、また電流源 IsuBはエミッタ側およびコレクタ側の 寄生サブPNPによる基板電流の総和を表す。

図5.8の複合モデルの基板電流は次式で計算する。

 $I_{SUB} = I_{SUB_1} + I_{SUB_2}$

$$= \frac{I_{SB_1}}{q_{SB_1}} = \frac{I_{SB_2}}{q_{SB_2}} = E_2$$
 (5.8)



図5.7 IC用ラテラルPNPトランジスタにおける 二つの寄生サブPNPトランジスタ



図5.8 基板電流を含む複合バイポーラモデル (ラテラルPNP)

$$q_{SB_{1}} = \frac{1}{2} + \sqrt{\frac{1}{4} + \frac{I_{SB_{1}}}{I_{KS_{1}}}} E_{1}$$

$$q_{SB_{2}} = \frac{1}{4} + \sqrt{\frac{1}{4} + \frac{I_{SB_{2}}}{I_{KS_{1}}}} E_{2}$$

$$(5.9)$$

$$SB_2 = \frac{-}{2} + \sqrt{\frac{-}{4} + \frac{-}{I_{KS_2}}} E_2$$
 (5.10)

ここに,

$$E_{1} = e \times p \left(\frac{V_{B'E'}}{V_{T}}\right) - 1$$

$$E_{z} = e \times p \left(\frac{V_{B'C'}}{V_{T}}\right) - 1$$

また各ダイオードの飽和電流は次式で与えられる。

$$I_{S_1} = (1 + \frac{1}{\beta_{S_1}}) I_{SUB_1}$$
(5.11)

$$I_{S_2} = (1 + \frac{1}{\beta_{S_2}}) I_{SUB_2}$$
 (5.12)

ここでβ_{S1}はエミッタ側サブPNPの電流増幅率, I_{SB1}はその飽和電流, I_{KS1}はその knee電流を表すパラメータであり, β_{S2}, I_{SB2}および I_{KS2}はコレクタ側サブPNPの同 様なパラメータである。

こうして図5.8のラテラルPNP用複合モデルは,従来のバイポーラモデル(たとえば,Gummel-Poonモデル)にダイオードIs1,Is2および基板電流IsUBを追加するのみで,回路シミュレータに組み込み可能となる。

(1)基板電流パラメータの抽出

図5.8の複合モデルで、基板電流に関係する新規パラメータは、 I_{SB1} , I_{KS1} , β_{S1} および I_{SB2} , I_{KS2} , β_{S2} の6つである。このうち I_{SB1} , I_{KS1} はラテラルPNPの順 方向 $I_{SUB} - V_{BE}$ 特性から、また I_{SB2} , I_{KS2} は逆方向 $I_{SUB} - V_{BC}$ 特性から前述の場合 (式(5.4))と同様に抽出する。また β_{S1} はエミッタ側サブPNP, β_{S2} はコレクタ側サブ PNPの直流電流増幅率 h_{FE} を測定して求める。

(2) 順方向電流増幅率 β_F および逆方向電流増幅率 β_Rの補正

ラテラルΡΝΡトランジスタの場合, 順方向でエミッタ側寄生サブΡΝΡが動作し, ベ ースの端子電流を分流するため, βRの補正と共にβFも補正する必要がある。 そこで順 方向では,全ベース電流をIBからラテラルΡΝΡへの正味のベース電流 IB1を求め, 次 式によりβFの補正値βF′を求める。

$$I_{B_1} = I_B - \frac{I_{SUB_1}}{\beta_{S_1}}$$

$$\beta_F' = \frac{I_C}{I_{B_1}}$$

ここで β_{S1}はエミッタ側寄生サブ PN Pの電流増幅率であり,上記のようにしてあらか じめ抽出されているものとする。

同様にβRについても、コレクタ側の寄生サブPNPのISUB2、βS2を用いて補正する。

5.3.3 測定値との比較

上述の複合モデルをアナログプロセスのラテラルPNPトランジスタ (エミッタ面積 6μロ,ベース幅WB=3μ)に適用した結果を以下に示す。

図5.9に順方向Ic, IB, ISUB-VBE特性に対し,モデルと測定値の比較を示す。図 5.9から,複合モデル(実線)を用いることにより,基板電流 ISUBを計算できることが







図 5.10 複合バイポーラモデル使用時のパラメータβ_Fの補正(ラテラル P N P)



図 5.11 複合バイポーラモデルの Ic-Vce飽和特性への効果 (ラテラル PNP)

わかる。ここでβ_Fは前節でのべた方法で補正しており、その補正前と補正後を比較する と図 5.10のようになる。(補正前のβ_Fは132,補正後は147.2である。)

また図5.11は,複合モデルのIc-VcE特性への効果を示す。従来の単体モデルに比 べ、飽和領域の精度が向上する。注目すべきは,このとき図5.11下のように基板電流 IsuBはVcEが約0.2V以下の飽和領域ではコレクタ側起因のIsuBがピークで20μA 近く流れ,約0.2V以上の活性領域ではエミッタ側起因のIsuBが常に4μA流れている ことである。このIsuBは,Icレベルが増大するとさらに増大する。

5.4 Bi-CMOSメモリ回路への応用

基板電流を含む複合バイポーラモデルの過渡解析への応用例として,Bi-CMOSメ モリにおけるデコーダ・メモリセル部(図5.12)の電源マージンを解析した例を図5. 13に示す。ここでデコーダ回路部のBi-CMOSゲート(図5.12破線部)に複合 バイポーラモデル(図5.3)を使用し,重負荷時(C_L=10pF)における基板電流 Isub の影響を解析した。

この例においては,図5.12の破線内のバイポーラトランジスタが過渡的に飽和に入 る。飽和時の過渡波形は,5.2.3節で述べたDCパラメータとともにACパラメータに より定まる。そのACパラメータのうち容量パラメータについては,各接合容量CJE,CJC, CSUB の電圧依存性を通常のように測定し, これを図5.3のように分割比r を用いて NPNと寄生サブPNPに配分した。また飽和時の蓄積時間をきめるパラメータについて は,NPNトランジスタを逆接続(コレクタとエミッタを逆)にしてfI-IC特性を測定 し,これより求められる走行時間を寄生サブPNPトランジスタの順方向走行時間TF と し,他方NPNトランジスタの逆方向走行時間TR は0とした。これは分割比(寄生部の 全領域に対する割合)rが0.95と大きいからである。

図 5.1 3の回路シミュレーション結果をみると,電源電圧 Vccが5 Vのときはメモリ セルの電位 VcELLは正常に保持されているが,8 Vではバイポーラの基板電流 I suBがピ ークで 300μA流れるため,寄生 N P NのQ₁がオンし,メモリ情報が破壊されるメカ ニズムが解析されている。

なおこの解析でMOSトランジスタの基板電流(数μA)はバイポーラに比べ小さいた め無視している。またこの回路で負荷が軽いときは,基板電流よりも基板容量Csubの変



図5.12 Bi-CMOSメモリにおけるデコーダ・メモリセル部



図 5.13 Bi-CMOSデコーダ・メモリセル部の複合バイポーラモデルによる 回路シミュレーション結果 (CL=10pF, Csub=0) 5.5.まとめ

本章では,最新プロセスの高速,高集積バイポーラトランジスタに発生する基板電流を 回路解析に導入するための複合モデルを検討した。

まずNPNトランジスタに対しては、従来のモデル(Gummel-Poon)に1つのダイオー ドと電流源を追加した複合モデル、またラテラルPNPトランジスタに対しては、従来の モデルに2つのダイオードと電流源を追加した複合モデルを考案した。これらの複合モデ ルにおいて、基板電流の導入に伴う新パラメータはNPNで3つ、PNPで6つである。 モデル使用に当っては、これらの新パラメータとともに、NPNトランジスタではコレク タ抵抗Rcおよび逆方向電流増幅率βR、ラテラルPNPトランジスタでは、順方向電流増 幅率βFおよび逆方向電流増幅率βRのパラメータ抽出が、モデルの精度を確保する上でポ イントとなる。

これらの複合モデルをBi-CMOSメモリ用NPNトランジスタおよびアナログプロ セス用ラテラルPNPトランジスタの直流特性に適用した結果,従来の単体モデルでは解 析できない基板電流の影響がシミュレーションでき,さらにその飽和特性に関し従来より 良好な精度が得られることがわかった。本モデルを用いて,Bi-CMOSメモリ(デコ ーダ・メモリセル部)の電源電圧マージンが低下する現象をシミュレーションすることに 成功した。今後の問題として,MOSトランジスタの基板電流を含めたBi-CMOS回 路の解析がある。

なお本モデルの発表 [10]後,Bi-CMOS回路シミュレーション用のバイポーラモ デルとして,NPNトランジスタにサブPNPトランジスタを結合したアプローチ [11] が発表されている。しかしながらこのアプローチはICの回路規模が大きくなると多数の ノード数を要するため,本モデルに比べて計算時間の点で効率的でないと考えられる。

- [1] M.Vora, Y.L.Ho, S.Bhamre, F.Chien, G.Bakker, H.Hingarh and C.Schmitz, " A Sub-100 Picosecond Bipolar ECL Technology", Int. Electron Devices Meeting Tech. Digest, pp.34-37 (Dec. 1986).
- [2] T.Nakamura, K.Ikeda, K.Nakazato, K.Washio, and T.Hayashida, "63ps ECL Circuits using Advanced SICOS Technology ", Int. Electron Devices Meeting Tech. Digest, pp.472-475 (Dec. 1986).
- [3] D.J.Hamilton and W.G.Howard, "Basic Integrated Circuit Engineering", McGraw-Hill, Inc. (1975).
- [4] T.Ikeda, T.Nagano, N.Momma, K.Miyata, H. Higuchi, M.Odaka, and K.Ogiue, "Advanced Bi-CMOS Technology for High Speed VLSI", Int. Electron Devices Meeting Tech. Digest, pp. 408-411 (1986).
- [5] 渡辺,平石,長野,池田,増田, "バイポーラCMOS複合LSI技術の提案と今後の展望",
 電子情報通信学会,論文誌C, J70-C,8, pp.1115-1123 (1987年8月).
- [6] H.C. de Graaff, "Compact Bipolar Transistor Modeling", Advances In CAD for VLSI Volume 1, Process and Device Modeling, Edited by W.L.Engl, North-Holland (1986).
- [7] H.K.Gummel and H.C.Poon, "An Integral Charge Control Model of Bipolar Transistor", Bell Syst. Tech. J., 49, pp827-852 (1970).
- [8] I.Getreu, "Modeling the Bipolar Transistor", Tektronix, Inc. (1976).
- [9] W.D. Mack and Mark Horowitz, "Measurement of Series Collector Resistance in Bipolar Transistors", IEEE J.of Solid-State Circuits, Vol. SC-17, No.4, pp.767-773 (1983).
- [10] 猪平,新美,樋口,飯田,大河原,"基板電流を含む複合バイポーラトランジスタ モデル,"電子情報通信学会,論文誌C,J71-C,12,pp.1625-1633(1988年 12月).
- [11] D.J.F.Doyle and W.A.Lane, "Circuit Modeling of Bipolar Transistors for Bi-CMOS, "IEEE J. of Solid-State Circuits, vol.24, No. 1, pp.189-193(Feb. 1989).

第6章 製造バラツキを考慮した

IC内デバイスの統計モデル

6.1 はじめに

バイポーラ I Cでは,その基本デバイスとなるバイポーラトランジスタの電流増幅率 hFE,オン時のベース・エミッタ間電圧 VBE,および抵抗の製造バラツキは非常に大きい。 たとえばトランジスタの hFE値のバラツキは,中心値 (ノミナル値)を100とすると, 50~200位あるのが普通である。デバイスパラメータのこのような製造バラツキによ る回路特性の変動を要求される仕様内に納めること(マ-ジン設計)は,I Cの信頼度と歩 留りを確保するうえで I C設計のひとつのキーとなる。本章では少し観点を変えて,この ようなマージン設計のための統計モデルを研究する。

前章までバイポーラICの回路シミュレーションに必要なデバイスモデル,とくにバイ ポーラ・トランジスタと抵抗に関する高周波モデル,基板電流を含む直流および過渡モデ ルを中心にのべてきた。これらのモデルはICの中心値設計のものであり,本章の統計モ デルとの関係は図6.1のようになる。すなわち統計モデルにより発生したデバイスパラ メータ群が各デバイスモデルへの入力パラメ-タとして使われ,バラツキを考慮して完全 なIC設計が行える。

本章では,まずアナログICの生産工場より収集したデバイスの製造バラツキに関する 測定データを分析し,その分析に基づき,製造バラツキを考慮したIC内デバイスの統計 モデルを提案する。この統計モデルは,デバイスの絶対値のバラツキ,ペアデバイス間の 整合バラツキ,およびデバイス間の相関係数などを入力として,製造プロセスの変動によ って生じるICのデバイスパラメータの統計的変動を再現しうる能力をもち,前章までの ノミナル値のデバイスモデルとリンクして,既存の回路シミュレータに取り込むことによ り,アナログICの回路特性の変動の予測を可能とする。



図6.1 統計モデルとデバイスモデルの関係

6.2 アナログIC内デバイスの製造バラツキの分析

ICにおけるデバイスのバラツキの特徴は、図6.2に示すように、各デバイスパラ メータがそれぞれ平均値のまわりにある分布をもつとともに、そのデバイスパラメータ間 に強い相関(図6.2の楕円)のあることである。 たとえば今縦軸が、アナログIC中の NPNトランジスタのhFE値、横軸がベース拡散抵抗の抵抗値とすれば、あるICチップ を製造ロットから任意に採ったとき、そのhFE値が高ければ抵抗値も高く、hFE値が低け ればその抵抗値も低い方にずれるのが普通である。IC設計者の間に知られるパラメータ・ マッチングもこのIC中のデバイスパラメータ間相関の一部である。このような相関は、 ディスクリートなデバイスで構成された回路にはなく、同一プロセスで同一チップ上にデ バイスが形成されるICに特有の現象であるといえる。

もしこのような特徴をもつ I C のバラツキ(変動)設計に対し, 従来良く知られたワー ストケース法や単純なモンテカルロ法を適用すると, 結果はきわめて誤差の多いものとな る。それはこれらの方法では, I C 中では物理的に実現しないデバイスパラメータの組合 せ点(図の四隅の点および円上の点)を用いて回路計算を行うことになるからである。

そこでICの回路特有の変動を正確に予測するためには,このようなデバイスパラメー タのバラツキの分布と相関(図6.2の楕円)を含むモデル(統計モデル)をつくること がキーポイントとなる[1],[2]。

IC内の二つのデバイスを例に,デバイスのバラツキにおける相関の重要性を上にのべ たが,このような相関はIC内に使用される全てのデバイス間に発生する。そこで実際に 製造されるアナログICで,その相関がどのようになっているかを調べた。以下の分析は, 実際のアナログICの製造工場でウェーハ検査用デバイスの測定データのバラツキを調査 して得られた。

アナログIC内デバイスのバラツキには、二つのレベルの相関がある。一つは、トラン ジスタとトランジスタ間、抵抗と抵抗間、あるいはトランジスタと抵抗に生じるデバイス 間相関であり、もう一つは、デバイス内相関、たとえばトランジスタの電流増幅率 h FEと 飽和電流 I ssとの間のデバイス内パラメータ間相関である。

図6.3は、アナログIC中の主要なデバイス間相関を測定したものである。 ここでは パラメータとして、NPNトランジスタ、ラテラルPNPトランジスタのhFE値、ベース 拡散抵抗(BR)およびピンチ抵抗の各抵抗値、およびツェナーダイオードのツェナー電



図6.2 IC内デバイスのバラツキの散布図

| | | TRANSISTOR (hFE) | | RESISTOR (R) | | ZENER | |
|---------------------------|-------|----------------------|-------|-----------------|-------|-------|--|
| | | NPN | L-PNP | BR | PINCH | (Vz) | |
| SISTOR E) | NPN | 0.99 | | F | 81 | | |
| TRANS (h _F | L-PNP | 0.51 | 0.82 | | | :> | |
| STOR) | BR | 0.72 | 0.30 | 0.95 | 50 | R2 | |
| RESIS (R | PINCH | 0.99 | 0. 50 | 0.72 | 0.99 | | |
| ZENER (Vz) | | 0.51 | 0.32 | 0.27 | 0.42 | - | |

図6.3 アナログICにおける主要なデバイス間相関係数の測定値

$$r = \frac{\frac{1}{N} \sum_{i=1}^{N} (a_i - m_a) (b_i - m_b)}{\sigma_a \sigma_b}$$
(6.1)

ここでmaおよびmbはデバイスパラメータ a および b の平均値, また σ a, σ b はその標準 偏差値である。相関係数は,相関が強いほど1に,弱いほど0になる性質がある。この図 の各相関係数は,それぞれ100サンプルの試料の測定データから抽出した。図で対角部 は同種のデバイス間の相関係数,非対角部は異種のデバイス間の相関係数を表わす。例え ば,対角部のBR抵抗-BR抵抗間0.95という数値は,集積回路の同種のデバイス, つまりあるベース拡散抵抗R1とあるベース拡散抵抗R2の各バラツキが,図中の散布図の ような相関(これは抵抗比で5%程度に相当する)をもつことに対応している。

相関はプロセスが同じでデバイス構造が近いほど強くなる。このため同種のデバイス間 では、図の対角部にあるように、0.8以上の強い相関が得られる。あとでのべるように、 設計上とくに問題になるのはこの種の強い相関である。

一方, 図6.3の非対角部に示す異種のデバイス間相関, すなわちNPNトランジスタ とBR抵抗間またはNPNトランジスタとL・PNP(ラテラルPNP)トランジスタ間 等の相関は, 同種間に比べて弱い相関となるが, NPNトランジスタとピンチ抵抗間のよ うにデバイス構造の類似性が強いものは相関が高くなる。

デバイス内パラメータ間相関も,図6.3と同様な相関行列で表わすことができる。 NPNトランジスタのDCパラメータを測定し,そのパラメータ間相関を求めた例を図 6.4に示す。 これらのトランジスタパラメータは,製造された8ロット,27ウェーハ から取り出した102個のトランジスタ(エミッタ面積20μm×20μm)である。パ ラメータの測定および抽出は,HP9836をコントローラとする自動化システム[3] により行った。使用したモデルは,第2章および第3章でのべた拡張エバースモルモデル (EM5モデル)である。

図 6.4 より、トランジスタ内パラメータ間相関では、h_{FE}-I_{SS}間、またはh_{FE}-V_{BE}間の相関が特に強いことがわかる。 他のパラメータ、R_B、V_A、β_R、R_{CO}および b

| | h _{FE} | V _{BE} | ISS | R _B | R _{C1} | R _C 0 | b | VA | ß _R |
|-----------------|-----------------|-----------------|-------|----------------|-----------------|------------------|-------|----------|----------------|
| h _{FE} | 1 | | _ | | | | | <u> </u> | |
| VBE | -0.86 | 1 | [| _ | | | | | |
| lss | 0.89 | -0.98 | 1 | | | | | | |
| RB | 0.68 | -0.62 | 0.69 | 1 | | | | | |
| R _{C1} | -0.31 | 0.27 | -0.26 | -0.19 | 1 | | | | |
| R _{CO} | -0.65 | 0.68 | -0.66 | -0.53 | 0.08 | 1 | | | |
| b | -0.60 | 0.59 | -0.58 | -0.42 | -0.40 | 0.75 | 1 | | |
| VA | -0.80 | 0.86 | -0.82 | -0.55 | 0.36 | 0.55 | 0.47 | 1 | |
| ßR | 0.81 | -0.78 | 0.78 | 0.51 | -0.24 | -0.55 | -0.46 | -0.82 | 1 |

図6.4 NPNトランジスタ内のDCパラメータ間相関係数の測定値

は,これらの3つのパラメータ(h FE, V BE, I ss)との間に若干の相関をもつ。また飽 和コレクタ抵抗Rc1は他のパラメータとの間に相関がほとんどない。

次にトランジスタ内各パラメータのバラツキの分布に対しては,他でも報告 [1] され ているのと同様に,次のような特徴が見出された。

- (1)トランジスタのhFEおよびIssの分布は,右に尾を引く三角形分布,すなわち対数 正規分布を示すがVBEの分布はほぼ正規分布を示す。
- (2)抵抗については、ピンチ抵抗がトランジスタのhFEと同じ対数正規分布となるが、 他の抵抗、ベース拡散抵抗およびエピタキシャル抵抗はほぼ正規分布に近い。

6.3 統計モデル

前節でのべたように、アナログIC内デバイスパラメータのバラツキには、二種の相関、 すなわちデバイス間相関およびテバイス内(パラメータ間)相関がある。したがってIC のバラツキを正確にシミュレーションするための統計モデルは、これらの二種の相関と適 当な分布を含む必要がある。このうちデバイス間相関のモデルが、実際の応用では最も重 要である。それは、多くのアナログICの設計では、抵抗比のバラツキあるいはトランジ スタのVBE差のバラツキといったペアデバイス間の整合(マッチング)がキーの設計パラ メータになるからである。

従来ベル研究所のButler等は,統計モデルとして線型回帰式によるモデル(これを回帰 モデルと呼ぶ)を用いている[1]。しかしこのモデルではIC中の任意のペアデバイス 間相関を任意の組合せで形成できない。そこで筆者は,ペアデバイス間相関を取り扱える モデルとして,以下にのべる主成分モデルをデバイス間相関に,回帰モデルをデバイス内 相関に用いる結合モデルを提案した[4]。

6.3.1 主成分モデル

互いに相関のある多種の変量をもつ情報を,互いに相関のない少数個の変量(これを主 成分と呼ぶ)に要約してデータのバラツキを解析する手法に主成分分析法[5]がある。 ここではこの主成分分析法の理論を応用し,相関のない主成分から出発して互いに相関の ある変量を発生させる方法を検討する。 いま正規分布で,相関のある多変量をy [yi; i=1,2,…,n]とし,これを次のように規格化しておく。

$$\overline{y}_{i} = \frac{y_{i} - m_{i}}{\sigma_{i}} \quad (i = 1, 2, ..., n) \quad (6.2)$$

ここでm_i, σ_iは各変量y_iの平均値および標準偏差を表す。

一方, 変量 y の相関行列を

$$R = \begin{bmatrix} 1 & r_{12} & \cdots & r_{1n} \\ r_{21} & 1 & \cdots & r_{2n} \\ \vdots & \vdots & & \vdots \\ r_{n_1} & r_{n_2} & \cdots & 1 \end{bmatrix}$$
(6.3)

とし、この行列の固有値および固有ベクトルを求める。

$$R_{u}^{(j)} = \lambda_{j} u^{(j)}$$

$$u^{(j)} = (u_{j_{1}}, u_{j_{2}}, \dots, u_{j_{n}})$$

$$(j = 1, 2, \dots, n)$$
(6.4)

次にこれらの固有値および固有ベクトルからなる行列を作り、これらを

$$\Lambda = \begin{bmatrix} \lambda_{1} & & 0 \\ & \lambda_{2} & \\ & & \ddots & \\ 0 & & \lambda_{2} \end{bmatrix}$$
(6.5)
$$U = \begin{bmatrix} u_{11} & u_{21} & \cdots & u_{n_{1}} \\ u_{12} & u_{22} & \cdots & u_{n_{2}} \\ \vdots & \vdots & \vdots \\ u_{1n} & u_{2n} & \cdots & u_{nn} \end{bmatrix}$$
(6.6)

とする。

以上の諸量を用いて、一般に相関のある多変量yに対する主成分xは次式で求められる。

$$\mathbf{x} = \Lambda^{-1/2} \mathbf{U}^{-1} \mathbf{y} \tag{6.7}$$

このようにして求められた主成分 x の各成分 x i は,相互の相関が0となる。 主成分分析 法とは,式(6.7)のように相関行列(規格化されていない変量では分散共分散行列) の固有値問題を解いて互いに独立な主成分を求め,データのバラツキを分析する手法であ るが,この理論を逆に用いれば,相関のない主成分 x (すなわち独立な乱数)から出発し て互いに相関のある変量 y を発生させることができる。

すなわち式(6.7)より,

$$\overline{\mathbf{y}} = \mathbf{U} \Lambda^{1/2} \mathbf{x} \tag{6.8}$$

を得る。これを各成分で示すと、

| y ₁ | [u 11 | u ₂₁ | ••• | u n1 | $\begin{bmatrix} \sqrt{\lambda_1} & \\ 0 \end{bmatrix}$ | x ₁ | |
|-----------------------|--------|------------------|-----|------------------|---|-----------------------|-------|
| y 2 | U 1 2 | U 2 2 | ••• | u n ₂ | $\sqrt{\lambda_2}$ | X 2 | (69) |
| : - | : | : | | : | ·. | : | (0.5) |
| y n | uın | u ₂ n | ••• | unn | $\sqrt{\lambda_n}$ | X n | |

となる。

そこで適当な方法により n 個の正規乱数 N (0, 1) を発生させ,これを $x = (x_1, x_2, \dots, x_n)^t$ とする。次に相関行列 R の固有値および固有ベクトルからなる行列 A および U を用いて,式(6.9)より相関のある正規化量 y を計算すれば,

$$y_i = m_i + \sigma_i \overline{y}_i$$
 (i = 1, 2, ..., n) (6.10)

により相関のある変量yiが発生できることになる。

多次元の相関パラメータを発生する既知の方法(Moonanの方法 [6])に対し,この主

成分モデルの利点は固有値をもちいて相関行列の非負性がチェックできることにある。これよりこのモデルでは、IC設計で重要なペアデバイスの相関を扱うことが可能になる。

6.3.2 回帰モデル

多変量の中で二つの変量間の相関が強く他は無視しうる場合,次のような線型回帰式に 基づく相関モデルを考えることができる。いま二つの変数 x_1 , x_2 について N 個のデータ があるとする。この変量を $x_1^{(j)}$, $x_2^{(j)}$ (j = 1, 2, ..., N) とし,その間に線型の 相関を仮定すると,変量 $x_2^{(j)}$ は

 $\hat{\mathbf{x}}_{2}^{(j)} = \mathbf{a} + \mathbf{b} \, \mathbf{x}_{1}^{(j)} \tag{6.11}$

なる関係により,変量 $x_1^{(j)}$ から予測できる。ここに, $x_2^{(j)}$ は $x_2^{(j)}$ の予測値である。 この係数 a , b は最小二乗法によって次のように定まる。

$$a = m_1 - b m_2$$

$$b = r_{12} \frac{\sigma_2}{\sigma_1}$$
(6.12)

ここに m_1 , m_2 は変量 $x_1^{(j)}$, $x_2^{(j)}$ の平均値, σ_1 , σ_2 はその標準偏差, また r_{12} は変 量間の相関係数である。 次に変量 $x_2^{(j)}$ と予測値 $x_2^{(j)}$ との誤差を $\epsilon^{(j)}$ とすれば, その 分散は次式となる。

 $\sigma_{\ell}^{2} = \sigma_{2}^{2} (1 - r_{12}^{2})$ (6.13)

式をまとめて二変量間の回帰モデルとして次式が成立つ。

$$\mathbf{x}_{2}^{(j)} = \mathbf{m}_{2} + \mathbf{r}_{12} - \frac{\sigma_{2}}{\sigma_{1}} (\mathbf{x}_{1}^{(j)} - \mathbf{m}_{1}) + \varepsilon^{(j)}$$
(6.14)

ここで誤差 $\epsilon^{(j)}$ は平均値 0,標準偏差は式 (6.13)で与えられる正規分布とする。式 (6.14)より一つの独立な変量 $x_1^{(j)}$ (任意の乱数)からこれと相関のある変量 $x_2^{(j)}$ が発生できる。

この回規モデルをバイポーラトランジスタ内のパラメータ間相関に適用して,図6.5 のモデルを得た。ここでデバイス内パラメータのうち,オン時ベース・エミッタ間電圧 VBEを基準パラメータに選んでいる。この理由は,(1)実測されたVBEが,ほぼ正規分 布に近いこと,(2)ペアトランジスタのVBE差のバラツキがアナログ回路では重要であ ること,による。このモデルにおいて,飽和電流Issは,次式を用いてVBEから計算され る。

$$I_{SS} = I_{CO} \exp(-V_{BE} / V_{T})$$
 (6.15)

ここでV_T=kT/qであり、I coは基準コレクタ電流(たとえば1mA)、VBEはコレ クタ電流IcがI coのときのトランジスタのベース・エミッタ間電圧である。 次にその他 の素子内パラメータは、回帰式(6.14)を用いて、パラメータVBEまたはIssから発 生される。たとえば電流増幅率hFEは、パラメータIssとの相関から発生する。この結果 基準パラメータVBEおよびRB、VAは正規分布となるが、IssおよびhFEは対数正規分布 となる。これはすでにのべた工場におけるICの実測データの分布と対応したものである。

6.3.3 相関行列の形成

上述の統計モデルでは、主成分モデルによりデバイス間相関を含む各デバイスの基準パ ラメータを発生し、つぎに回帰モデルによりデバイス内相関を含むデバイス内パラメータ を発生する。このモデルを実際のアナログIC設計に適用する場合、モデルの入力データ として、各デバイスのパラメータ値の製造バラツキの平均値および標準偏差値のほかに、 テバイスパラメータ間の相関係数を必要とする。とくに主成分モデルの式(6.3)の相関 行列をどのように組立てるのかが問題となる。

もしICチップ上の各デバイスのレイアウト情報,すなわちデバイス形状と位置関係が 与えられており,また各デバイスの形状ごとに,そのデバイス間相関係数が,チップ上の 相対位置の関数として測定されていれば,式(6.3)の相関行列は完全に形成できる。



図6.5 バイポーラトランジスタ内パラメータの統計モデル



図6.6 整合性の良いペアデバイス

しかし実際のアナログICの回路設計段階では、未だレイアウトは終了していないため、 この方法は現実的でない。そこでここではアナログICの回路設計の実状に即した次のよ うな相関行列の形成方法を採用した。

アナログICの電気的特性のバラツキは、ペアデバイスの整合(マッチング)によりし ばしば支配される。これらのペアデバイス、たとえば差動増幅器のペアトランジスタやベ ア抵抗は、図6.6のように整合性を良くするため、チップ中で最も近接した位置にレイ アウトされる。そしてその整合バラツキのデータは、ペアデバイスの比バラツキ幅あるい は差バラツキ幅として、容易にかつ正確に測定されて設計データとして用いられる。そこ でこのデータを相関係数に変換し、主成分モデルの相関行列に導入する。いまIC中のペ アトランジスタQ1とQ2を考え、そのVBEの分布が正規分布と仮定すると、Q1とQ2 の間の相関係数rは、次式のようにQ1とQ2のVBE差バラツキから計算できる[7]。

$$r = 1 - \frac{1}{2} \left(\frac{\Delta x}{\Delta y} \right)^2$$
 (6.16)

ここで Δx はペアトランジスタの ∇_{BE} の差バラツキ幅の3σ値(mV), Δy は各トランジスタの ∇_{BE} の絶対値バラツキ幅の3σ値(mV)である。ペアデバイスはチップ内の近接位置にあるから,相関係数rは極めて1に近い値となる。このようにペアデバイスの整合データを用いることによって,相関行列の一部を形成することができる。ペア抵抗の場合にも式(6.16)は同様に成立ち[7],そのとき Δx は抵抗の比バラツキ幅の3σ値(%), Δy は抵抗の絶対値バラツキ幅の3σ値を平均値で規格化した値(%)となる。

次に行列の他の部分は、チップ内で最も遠い位置にある二つのデバイス間の相関係数の 最小値(rmin)をセットする。 これは一つの近似であり、それらの相関係数値は実際よ り小さく見積もられている(すなわちワースト設計例)ことになるが、アナログ回路設計 においては多くの場合それほど重要でない。たとえば差動増幅器のオフセット電圧は、そ のペアトランジスタのVBEの相関(整合)とペア抵抗の相関(整合)のみで決まり、周辺 回路のデバイスとの相関には無関係である[8]。実際、後で示す回路例(図6.10) の出力電圧のバラツキは、rminの値を変えてもほとんど変化しないことを確認している。

なお式(6.16)の関係式はペアの容量間の整合データに対しても成立する。 以上の方法で形成した相関行列の例を図6.7に示す。 ここでは簡単のためバイポーラ



図6.7 アナログICの相関行列の例



 $\mathbf{r}_3 \geq \mathbf{r}_1 \mathbf{r}_2$

図6.8 ペアトランジスタによる相関行列(4×4)の形成方法

トランジスタ5個,抵抗4個のアナログICを考えている。図において相関行列は対称で あることから行列の上三角部は省略してある。行列中のアンダーラインをつけた個所が, ペアデバイスの整合データによって埋められている。 たとえばペアトランジスタQ2と Q3間相関係数0.995は,そのVBEの差バラツキ幅が±5mV, 絶対値バラツキ幅が ±50mVに相当する。 行列中の他の値は,チップ内相関係数の最小値rmin(チップ内 で最も遠い距離にあるペアデバイス間相関係数)によって決められる。 このrminの値は 測定に基づきトランジスタで0.8,抵抗で0.6に選ばれている。さらにトランジスタと 抵抗間の相関係数は,測定値0.7が使われている。

この相関行列の形成に当って注意すべきことは,行列が非負(その固有値が全て正)で なければならないことである。これよりトランジスタのペアQ1,Q2の相関係数がr₁, またペアQ2,Q3のそれがr₂とすると,Q3とQ1の間の相関係数r₃は論理的に次の 条件を満す必要がある。

 $\mathbf{r}_{3} \geq \mathbf{r}_{1} \mathbf{r}_{2} \tag{6.17}$

もし式(6.17)が満足されなければ,行列は負の固有値をもち,式(6.8)により相 関のあるパラメータを発生することができなくなる。

行列の非負性を確保するために式(6.17)を用いた 次のようなチェック処理を考案 した。いま簡単のため,図6.8の相関行列(4×4)を例にして説明する。 すでに述べ たペアデバイスの整合データによる相関行列の形成後, 空き要素(ゼロ要素)をrminに セットする前に以下の処理を行う。

まず第1列で,対角の1を除く非ゼロ要素を取り出す。 図6.8の行列では,第2行の r₁と第3行のr₂が取り出される。このr₁とr₂の積を計算し,もしこの値が第2行/第 3列の要素r₃より大ならば,r₃をr₁×r₂に置換える。この処理を第2列から第5列に 対しても順に行う。一般に規模の大きい回路では,行列の次元数が大きくなるため,この チェック処理を2~3回反復する必要がある。 図6.7の例では,(*)印を付した要素 が行列の非負性を保持するためにこの処理で追加されている。

このチェック処理は,設計者のペアデバイスの指定に伴い論理的に発生する相関を追加 するとともに,ペア指定それ自体の入力エラーもチェックする。これにより相関行列の固 有値をすべて正にでき,主成分モデルによる相関パラメータの発生が可能になった。

-124-

6.4 アナログICへの応用

6.4.1 パラメータ発生結果

上述の統計モデルにより,相関と分布をもつデバイスパラメータを発生することが可能 になる。アナログIC内デバイスのパラメータをこのモデルで発生したときの散布図の例 を,図6.9に示す。 図で上はペア抵抗の散布図,また下はペアトランジスタVBEの散布 図である。なおこの例では,ペア抵抗の比バラツキは5%,その絶対値バラツキは30% であり,またペアトランジスタのVBE差のバラツキは5mV,その絶対値バラツキは50 mVとした。 図6.9でみると,ペアトランジスタのVBE差バラツキが5mVの場合は相 当強い相関(r=0.995)であることがわかる。

また図6.10は、本モデルにより発生したNPNトランジスタの素子内パラメータの ヒストグラム例を示す。図で(a)のVBEがほぼ正規分布、(b)のhFEが対数正規分布 となっているが、この分布はそれぞれ実測値の分布に近いものである。図(c)にhFEの 実測値の分布(サンプル数102、ウェーハ枚数24)を示す。

次に表6.1は、4つのアナログIC回路に対し主成分モデルを適用したときの計算時 間を示す。使用したコンピュータは内蔵アレイプロセッサ(IAP)付きM-200Hで ある。モデルの計算時間は、素子数が約100の回路(HA11407)で2.30秒、 また素子数200の回路(HA11701)でも7.13秒と短いことがわかる。表6.1 はサンプル数が200の場合であるが、サンプル数が増減すると、固有値計算に要する計 算時間は変らずパラメータ発生の時間がサンプル数に比例して増減してくる。

6.4.2 シミュレーション結果

上述の統計モデルを既存の回路シミュレータ(SPICE like)に導入し,新しく入 力部および出力部を追加して,統計的回路シミュレータSTATIS[9]を開発した。 使用言語はFORTRAN,新規開発ステップ数は約10000ステップである。以下に このシミュレータを用いた統計的回路シミュレーション結果の例を示す。

(1) DCシミュレーションの例

図6.11はビデオカメラ用アナログICの検波回路部である。 この回路は,50個の



(a)ペア抵抗(比バラツキ±5%)



(b) ペアトランジスタのVBE (差バラツキ±5mV)

図6.9 モデルにより発生したパラメータ



図 6.10 モデルにより発生した N P N トランジスタのデバイス内 パラメータ(a) V BE(b) h FE(c) h FEの 測定値

| 7ナログIC | 素子數 | 置有篦 | パラメータ | 合計 |
|---------|--------|-------|-------|------|
| 回路名 | | 計算(秒) | 尧生(参) | (移) |
| HA11735 | TRS 40 | 0.50 | 1.35 | 1.85 |
| | R 46 | | | |
| HA11407 | TRS 46 | 0.63 | 1.67 | 2.30 |
| | R 58 | | | |
| HA12028 | TRS 68 | 1.21 | 2.40 | 3.61 |
| | R 73 | _ | | |
| HA11701 | TRS 92 | 3.02 | 4.10 | 7.13 |
| | R 119 | | | |

表6.1 主成分モデルの計算時間 2005-ス (アレイプロセッサ付き日文M-200H)

素子(トランジスタ24,抵抗26)からなり,⑩ピンのDC電圧バラツキが設計仕様上 問題となる。そこでこの⑩ピンの出力電圧のシミュレーションを行った。 図6.12にそ の結果を示す。図において,相関のある前述の統計モデルを用いたシミュレーション値 (b)は,IC実測値(a)にほぼ近い分布が得られた。参考までに相関のない通常のモ ンテカルロシミュレーション値を(c)に示したが,これはIC実測値(a)より相当ブ ロードな分布となっている。 図6.12における良好な一致は,このシミュレーションに おいて各素子パラメータの分布が考慮されているばかりでなく,IC内の素子パラメータ 間相関,とくにペアトランジスタ(のVBE)およびペア抵抗の整合バラツキが考慮された ことによる。

シミュレータSTATISでは,ペア素子の整合バラツキは,図6.11の回路のトラ ンジスタおよび抵抗に対し,以下のように入力されている。

> Q 1 - Q 2 = 5 m V Q 3 - Q 4 = 3 m V Q 5 - Q 6 = 3 m V : R 1 \checkmark R 2 = 5 % R 3 \checkmark R 4 = 5 % :

上のQ1-Q2=5mVは,ペアトランジスタQ1とQ2のVBE差バラツキ幅が±5mV (3σ値)であることを意味する。またR1/R2=5%は,ペア抵抗R1とR2の抵抗 比バラツキ幅が±5% (3σ値)であることを意味する。なおこの例のアナログICは, 基準トランジスタのエミッタサイズが20μ×20μ,抵抗が主に15μm幅のベース拡 散抵抗を用いた標準プロセスで作成されている。このプロセスで,基準トランジスタの VBEの絶対値バラツキ幅は±50mV (3σ値),ベース拡散抵抗の絶対値バラツキ幅は ±22%である。

シミュレーションに要した計算時間は,統計的モデル部に2秒,回路計算部に48秒 (いずれも日立M-200HのCPU時間,200ケース)であった。



図6.11 ビデオカメラ用アナログICの検波回路部



図6.12 ビデオカメラ用アナログIC(検波回路部)の統計シミュレーション -129(2) ACシミュレーションの例

4.7節でとりあげたNICを用いるビデオ帯アクティブフィルタICの設計に統計的 回路シミュレーションを用いた。その結果を図6.13に示す。この回路(図4.11)の 周波数特性は抵抗と容量の時定数に大きく依存するが,同時にNIC(図4.11の破線 部分)における抵抗比(R1/R2およびR3/R4)の整合バラツキによっても大きく 影響される。 このフィルタでは,「通過帯域の利得変動が-6dB±2dB」という仕様 があるが,乱数を用いる単純なモンテカルロシミュレーション(a)によると,この仕様 を満すICはほとんど存在しない結果となっている。しかし実際の試作結果である同図 (b)によると,十分この仕様を満足するサンプルが得られており,(a)の予測と大幅 に異なる。これに対し,統計モデルを用いて回路中のペア抵抗の整合を考慮したシミュ レーション結果(c,d)は,測定値(b)に近い変動を示した。ここで(c)は抵抗の 比バラツキ幅が±1%(3σ値),(d)は±5%(3σ値)の場合である。なお抵抗の 比バラツキ幅の測定値は±1%,抵抗の絶対値バラツキ幅の測定値は±22%である。

このフィルタIC(トランジスタ数27,抵抗数34,容量数8)の場合,DCおよび ACシミュレーションの全計算時間は,100ケースで130秒(日立M-200H)と 短い。ただし,図6.13では簡単のため10ケースのみのシミュレーション結果を示し た。

6.5 まとめ

本章では,アナログICの設計において重要な製造バラツキを回路シミュレーションに 導入するための新しい統計モデルを提案した。このモデルは,アナログICにおけるデバ イスパラメータの統計データ分析に基づき,IC内デバイスのバラツキに存在する二つの レベルの相関,すなわちデバイス間相関およびデバイス内相関を含む。本モデルは,デバ イス間相関に対し,相関行列の固有値と固有ベクトルを利用する主成分モデル,デバイス 内相関に対し,線形回帰式に基づく回帰モデルの二つのサブモデルからなる。また,この モデルを実際のIC設計に適用する上で問題となる相関行列の形成方法として,ペアデバ イスの整合バラツキ(比または差のバラツキ)を用いる方法を考案した。アナログIC内 のデバイスパラメータのバラツキ(その分布と相関)が,このモデルを用いて現実的な計 算時間で再現され,ビデオカメラ用アナログICおよびビデオ帯アクティブフィルタIC

-130-



図6.13 NICを用いたビデオ帯アクティブフィルタIC(図4.11)の 統計シミュレーション

(a)単純モンテカルロシミュレーション (b) 測定値

- (c)統計モデル(抵抗比バラツキ±1%)
- (d)統計モデル(抵抗比バラツキ±5%)

の製造バラツキが良好にシミュレーションされた。

なおここでは統計モデルのパイポーラアナログICへの応用のみをのべたが,パイポー ラデジタルICやMOSLSIに対しても本モデルはその一般性から同様に適用可能であ る。実際,この統計モデルを導入した回路シミュレータSTATISは,MOSLSIお よびバイポーラデジタルICの設計にも現在使用されている[10]。

- [1] E. M. Butler, "Statistical Modeling for Circuit Design," Electro / 78, Recent Advances in Computer Aids for Circuit Design, Reprints for Session 5, May 1978.
- [2] 嗟峨根,唐沢,土井, "集積回路のモンテカルロシミュレーション",電子通信学会,回路とシステム理論研究会資料,CST 74-43, 1974.
- [3] 中沢, 猪平, 新美, 飯田, "バイポーラトランジスタのモデルパラメータ抽出法", 昭和62年度電子情報通信学会総合全国大会, 301, 1987年3月.
- [4] S.Inohira, T.Shinmi, M.Nagata, K.Iida, "Statistical Modeling for Large Scale Integrated Circuit Design," 1982 Symposium on VLSI Technology, 5-3, pp.76-77, Ooiso, 1982.
- [5] 中谷, "多変量解析", 新曜社, 1978.
- [6] W. J. Moonan, "Linear Transformation to a Set of Stochastically Dependent Normal Variables," J. of American Statistical Association, 52, 247, 1957.
- [7] S. Inohira, T. Shinmi, M. Nagata, T. Toyabe and K. Iida, "A Statistical Model Including Parameter Matching for Analog Integrated Circuits Simulation," IEEE Trans. on Electron Devices, VOL. ED-32, Na10, Oct., pp.2177-2184, 1985.
- [8] P.R.Gray and R.G.Meyer, "Analysis and Design of Analog Integrated Circuits," John Wiley and Sons (1977).
- [9] M. Sato, K. Iida, S. Inohira, T. Shinmi, J. Miyagi, "Statistical Circuit Simulator "STATIS" for Bipolar VLSI Yield Enhancement," International Conf. on Computer Aided Design, pp.258-259, Nov., Santa Clara, 1983.
- [10]本間,猪平, "バイポーラメモリLSIのメモリセルコレクタ電圧の統計的解析手法",電子情報通信学会,論文誌C-Ⅱ,vol.J72C-1,No.5,pp.4073-413,1989年5月.

第7章 結 論

本論文では,バイポーラICの高精度な回路シミュレーションに必要となるデバイスモデリングについてのべた。以下に各章で得られた成果を要約して示す。

まず第2章では,バイポーラICのACシミュレーション精度を確保する上でポイント となるバイポーラトランジスタのfrの新しいモデルを提案した。モデルは,大電流域で 発生するベース領域の伝導度変調(Webster効果)とコレクタ領域の伝導度変調(Kirk効 果)を考慮し,Kirk効果の開始する電流すなわちクリティカル電流を簡単な式で取り入れ たものである。アナログIC用バイポーラトランジスタにこのモデルを適用した結果, frロールオフ領域において,コレクタ・エミッタ間電圧依存性を含めワーストで10% 以下の精度を得た。

第3章では、第2章のf_Tモデルを基礎にしてバイポーラトランジスタの高周波モデル を検討した。まずモデルの精度を精密に評価するため、単体トランジスタ(f_T ~ 5 G Hz) と600MHz広帯域増幅器ICを試作した。そしてこれらのSパラメータ測定値を用い て従来のハイブリッド ^π型モデルの精度を評価し、このモデルが100MHz~1GHz帯 で不十分なことを示した。次にデバイスのIC化構造を考慮して、ベース・コレクタ間容 量、ベース・エミッタ間容量の分割および基板抵抗の導入をはかった拡張モデルを提案し た。この拡張モデルにより、単体トランジスタのSパラメータ精度が大きく改善されるこ とを示した。 拡張モデルにより600MHz広帯域増幅器ICの高周波シミュレーション を行い、シミュレーションにおける3dB低下カットオフ周波数fcの測定値との誤差を 5%以下(従来のハイブリッド ^π型モデルで40%以上)にすることができた。

第4章では,バイポーラICにおいてトランジスタとともに多用される抵抗の高周波モ デルを検討し,分布定数回路の解析に基づき新しくブリッジπ型モデルを提案した。この C モデルは,従来π型モデルの両端にー —— の負性容量を付加した簡単な等価回路で表わ 6 すことができ,3dB低下カットオフ周波数(1/πRC)以下の領域で均一分布定数回 路の理論解とほぼ同等の良好な精度をもつ。

第5章では、エピタキシャル層の薄い高速・高集積のバイポーラICで発生する基板電流を回路シミュレーションに導入するための複合バイポーラトランジスタモデルを提案した。モデルは、NPNトランジスタおよびラテラルPNPトランジスタに関し、IC化デ
バイス構造に伴う寄生のサブPNPトランジスタをダイオードと電流源で表し,これを従 来のバイポーラトランジスタモデルに導入したものであり,Bi-CMOSメモリ用NPN トランジスタおよびアナログ用ラテラルPNPトランジスタに適用した結果,基板電流特 性および飽和特性の精度が向上することを示した。またBi-CMOSメモリの電源電圧マ ージンの不良を本モデルでシミュレーションすることに成功した。

第6章では、トランジスタと抵抗の製造バラツキを回路シミュレーションに導入するた めの統計モデルを提案した。この統計モデルでは、IC内デバイスのバラツキに存在する デバイス間相関に対し、相関行列の固有値と固有ベクトルを利用する主成分モデル、デバ イス内相関に対し、線型回帰式に基づく回帰モデルの二つのサブモデルを結合した。この ためこのモデルは、ICの回路設計で重要なペアデバイスの整合(マッチング)を扱うこ とができるという点で他に類をみないものである。ビデオカメラ用アナログICおよびビ デオ帯アクティブフィルタICの設計に適用した結果、その回路特性の製造バラツキが現 実的な計算時間内でシミュレーションできた。

本論文にのべたデバイスモデルは、いずれも回路シミュレータに組込まれ、半導体工場 においてアナログICおよびデジタルICの設計に実用されている。その実際の使われ方 を図7.1に示す。回路シミュレータ内において、直流、交流あるいは過渡解析が実行さ れる際、バイポーラICの場合には第2章から第5章に述べたデバイスモデル(EM5モ デル、GP3モデルという名称で組み込まれている)がコールされて使用される。そして 第6章の統計モデルにより、IC内デバイスに対するパラメータ群が発生され、各解析が 反復されることによって、ICの回路特性(電圧、周波数特性、遅延時間など)の製造バ ラツキによる変動がシミュレーションされる。その結果は、ヒストグラムや散布図の形で 出力される。このとき各ICの製造プロセス毎に、各種のサイズ(通常エミッタ面積)の デバイスに対するパラメータを、その統計的データを含めてあらかじめ抽出し、ライブラ り化している。本論文では詳しく触れなかったが、モデルに応じたパラメータを妥当にか つ迅速に抽出する方法もモデリングのひとつの重要な課題である。このような目的のため、 図7.2に示すように、小型のコンピュータを中心にした自動抽出システムTPARAを 開発し、実用に供している[1]。

今後に残された課題としては,バイポーラトランジスタのさらなる微細化および高周波 化にともない,たとえばキャリアのダイナミックな伝搬時間を含む非定常効果(Non Quasi Static Effects)を考慮したモデリング [2],[3]の研究があげられる。



図7.1 本研究で開発したモデルの回路シミュレーションにおける使用形態



図7.2 トランジスタパラメータ自動抽出システムTPARAの構成

- [1] S.Inohira, T.Shinmi, K.Iida and F.Nakazawa, "A Transistor Parameter Extraction System — TPARA," 1989 VLSI Process/Device Modeling Workshop, pp.74-75 (May 1989).
- [2] J.G.Fossum and S.Veeraraghavan, "Partitioned-Charge-based modeling of Bipolar Transistors for Non-Quasi-Static Circuit Simulation," IEEE Electron Device Lett., vol.EDL-7, pp.652-654 (Dec. 1986).
- [3] B.S.Wu and F.A.Lindholm, "One-Dimensional Non-Quasi-Static Models for Arbitrarily and Heavily Doped Quasi-Neutral Layers in Bipolar Transistors ," IEEE Trans. on Electron Devices, vol.36, No.4, pp.727-737 (Apr. 1989).

1.本研究に関する論文,国際会議および学会発表等

A. 論文および国際会議

(第2章に関するもの)

[1] 新美,猪平,永田,飯田,中込,"擬似飽和現象を含むバイポーラトランジ スタのCADモデル",電子通信学会論文誌(C),Vol.J67-C,No. 11,pp.855-862,1984年11月.

(第3章に関するもの)

[2]猪平,新美,永田,飯田,中澤,"600MHz広帯域増幅器ICの高周波 シミュレーション",電子情報通信学会論文誌(C2),1990年掲載予定.

(第4章に関するもの)

 [3] 猪平,新美,永田,中澤,"アナログICにおける抵抗の高周波モデル", 電子情報通信学会論文誌(C), Vol.J71-C, No.6, pp.846-854,1988年6月。

(第5章に関するもの)

[4] 猪平,新美,樋口,飯田,大河原,"基板電流を含む複合バイポーラトランジスタモデル",電子情報通信学会論文誌(C),Vol.J71-C,No. 12,pp.1625-1633,1988年12月。

(第6章に関するもの)

- [5] S.Inohira, T.Shinmi, M.Nagata, K.Iida, "Statistical Modeling for Large Scale Integrated Circuit design", 1982 Symposium on VLSI Technology, 5-3, pp.76-77, Ooiso, 1982.
- [6] M.Sato, K.Iida, S.Inohira, T.Shinmi, J.Miyagi, "Statistical Circuit Simulator "STATIS" for Bipolar VLSI Yield Enhancement", 1983 ICCAD , pp.258-259, Nov., Santa Clara, 1983.
- [7] 猪平,新美,永田,飯田,宮城,"製造バラツキを考慮したLSI回路解析 のための統計的モデル",電子通信学会論文誌(C),Vol.J66-C,No. 12,pp.1108-1115,1983年12月.
- [8] S.Inohira, T.Shinmi, M.Nagata, T.Toyabe and K.Iida, "A Statistical Model Including Parameter Matching for Analog Integrated Circuits Simulation", SIAM/IEEE Second Conference on Numerical Simulation of VLSI Devices, Nov.12-14, Boston, MA, 1984.
- [9] S.Inohira, T.Shinmi, M.Nagata, T.Toyabe and K.Iida, " A Statistical Model Including Parameter Matching for Analog Integrated Circuits

Simulation", IEEE Trans. on Electron Devices, VOL. ED-32, No.10, Oct., pp.2177-2184, 1985.

(第7章に関するもの)

[10] S.Inohira, T.Shinmi, K.Iida and F.Nakazawa, "A Transistor Parameter Extraction System — TPARA," 1989 VLSI Process/Device Modeling Workshop, pp.74-75, May, 1989.

B.学会発表

- [1] 猪平,新美,永田,中込,"擬似飽和領域を含むリニアIC用トランジスタ ・モデル",昭和53年度電子通信学会総合全国大会,367,1978年 3月.
- [2]新美,猪平,永田,中込,飯田,"擬似飽和現象を含むバイポーラトランジスタのCADモデル",電子通信学会半導体トランジスタ研究会,SSD 79-41,pp.1-8,1979年9月。
- [3]猪平,新美,永田,飯田,宮城,"アナログICのバラツキシミュレーション(1)(バラツキのモデル)",昭和57年度電子通信学会総合全国大会、430,1982年3月。
- [4]飯田,池田,猪平,宮城,"アナログICのバラツキシミュレーション
 (2)(回路シミュレーション)",昭和57年度電子通信学会総合全国大会、431,1982年3月。
- [5] 猪平,新美,永田,飯田,宮城,"製造バラツキを考慮した集積回路解析のための統計的モデル",電子通信学会,半導体トランジスタ研究会, SSD82-12,pp.23-29,1982年12月.
- [6]新美,猪平,永田,飯田,中込,"高電流密度領域におけるバイポーラトラ ンジスタの温度依存性を含む直流モデル",電子通信学会,半導体トランジ スタ研究会,SSD84-65,pp.7-14,1984年10月.
- [7] 猪平,新美,永田,伊藤,"集積化抵抗の高周波モデル",昭和60年度電 子通信学会総合全国大会,377,1985年3月。
- [8] 岡田,岩崎,猪平,三浦,"集積化アナログ・フィルタの統計解析",昭和 60年度電子通信学会総合全国大会,489,1985年3月.
- [9]猪平,新美,永田,中沢,"アナログICバイポーラトランジスタの超高周 波モデル",昭和61年度電子通信学会総合全国大会,349,1986年 3月.
- [10] 新美,猪平,永田,伊藤,"ウェブスタ効果を取り入れたガンメルプーン交流モデル",昭和60年度電子通信学会半導体・材料部門全国大会,349,1986年10月。

- [11] 猪平,"バイポーラアナログデジタル混在回路のデバイスモデリング", ADEEジャパンセミナー、アナログ回路のCAD、工業調査会/CEG、 pp.11-20、1987年1月。
- [12] 中澤,猪平,新美,飯田,"バイポーラトランジスタのモデルパラメータ 抽出法",昭和62年度電子情報通信学会総合全国大会,301,1987 年3月。
- [13] 新美,猪平,永田,"周波数と電流に依存する交流電流利得の最適化手法",昭和62年度電子情報通信学会総合全国大会,203,1987年3月.
- [14] 猪平,新美,飯田,大河原,"基板電流を含むバイポーラトランジスタ複合 モデル",電子情報通信学会シリコン材料・デバイス/VLSI設計技術合 同研究会,SDM87-95,PP.57-62,1987年9月.
- [15] T. Shinmi, S. Inohira, M. Nagata, K. Iida and S. Ito, "Macro Models and Algorithms for High-Speed Simulation of Bipolar Mixed Analog-Digital Circuits, "1988 VLSI Process/Device Modeling Workshop, pp. 15 (Aug. 1988).
- 2. その他の論文および学会発表
- [1] 猪平,山本,"集積化スキャニスターの試作",1969年テレビジョン学 会全国大会,4-19,pp.87-88,1969年10月.
- [2] 猪平,神山,芦川,"低照度域での光TRSの蓄積モード動作の解析",
 1972年テレビジョン学会全国大会,3-23,pp.71-72,19
 72年10月.
- [3] 神山,猪平,芦川,"低照度域での photodiode-MOST系の蓄積モード 動作の解析",1972年テレビジョン学会全国大会,3-24,pp. 71-72,1972年10月。
- [4]山本,清水,猪平,広野,"一次元集積化スキャニスタ,"静岡大学電子工 学研究所研究報告, Vol.8, No.1, pp.23-32,1973年.
- [5]山本,猪平,清水,広野,"スキャニスターの動特性,"電子通信学会論文誌(C),Vol.56-C,No.7,pp.393-400,1973年7月.
- [6] 猪平,久保,"ダイナミックC-MOSの計算機解析",昭和49年度電気 学会全国大会,361,pp.454-455,1974年3月.
- [7] 猪平,須田,氏家,"MOSFETの二次元解析",昭和50年度電子通信 学会総合全国大会,274,1975年3月.
- [8]氏家,大塚,増田,猪平,"MOSFETの二次元解析における計算手法の 比較",昭和50年度電子通信学会総合全国大会,273,1975年3月.
- [9] 猪平,氏家,大塚,鳥谷部,"チャネルドープ Depletion MOSFETの 二次元解析",昭和51年度電子通信学会総合全国大会,348,1976

年3月.

- [10] 氏家,大塚,鳥谷部,猪平,"FETデバイス解析汎用プログラム(CAD DET)の数値計算法について",昭和51年度電子通信学会総合全国大会, 354,1976年3月。
- [11] 新美,猪平,永田,細野,飯田,降旗,"レイアウト・パターン形状効果を とり入れたIILデバイスの回路シミュレーションモデル",電子通信学会 論文誌(C), Vol.J66-C, No.12, pp.1100-1107, 198 3年12月.
- [12]本間,猪平,"バイポーラメモリLSIのメモリセルコレクタ電圧の統計的 解析手法",電子情報通信学会論文誌(C-Ⅱ), Vol.J72C-Ⅱ, No.5, pp.407-413,1989年5月。

謝 辞

本論文をまとめるにあたり終始懇切な御指導をたまわりました静岡大学電子工学研究所 助川徳三教授に深く感謝致します。また同じく御審査の労をとっていただき種々の有益な 御討論をいただきました静岡大学電子工学研究所安藤隆男教授,畑中義武教授,および静 岡大学工学部電子工学科池田弘明教授,情報知識工学科阿部圭一教授に感謝申し上げます。 また静岡大学電子工学研究所にて筆者の指導教官であられた山本達夫教授は,本論文の静 岡大学への提出に当り種々の御尽力をいただきました。また静岡大学電子工学研究所田中 昭助教授は本論文の審査期間中多面にわたり御援助していただきました。これらの方々に もここに厚くお礼申し上げます。

本論文は,筆者が(株)日立製作所中央研究所において行った回路シミュレーションのた めのバイポーラICのモデリングに関する研究をまとめたものです。本研究の全期間にわ たり,終始懇切な御指導と御鞭撻をいただきました中央研究所永田穰技師長,同僚として 共に研究していただいた新美敏男研究員,および工場での実用化に御尽力いただきました 高崎工場飯田彊一主任技師に心より感謝致します。また本研究と論文執筆の機会を与えて 下さいました中央研究所武田康嗣所長,浅井彰二郎ULSIセンタ長,小澤時典第10部 部長,増原利明第7部部長,岡部健明主任研究員,宮本俊介主任研究員,および高崎工場 岡部隆博ソフト技術センタ長に深く感謝致します。また本研究を進めるに当り,主に測定 面で御協力いただいた日立超LSIエンジニアリング(株)中澤文男氏,プログラム面で 御協力いただいた日立マイクロコンピュータエンジニアリング(株)伊藤真司氏,宮城純 一氏,および大河原浩氏に合せて感謝致します。