

SURE 静岡大学学術リポジトリ Shizuoka University REpository

メタデータ	言語: ja
	出版者:静岡大学
	公開日: 2012-03-07
	キーワード (Ja):
	キーワード (En):
	作成者: 菰淵, 寛仁
	メールアドレス:
	所属:
URL	https://doi.org/10.14945/00006428



アバランシェ増幅型固体撮像デバイスの素子構成とその特性に関する研究



静岡大学大学院電子科学研究科 電子応用工学専攻

菰淵 寬仁

概要

近年の半導体技術の著しい進歩にともない、 C C D ならびに M O S 型固体撮像素子はカメラー体型 V T R にも組み込まれ広く一般家庭にまで普及するようになった。しかし、一層の高画質化、 高感度化に対する要望は強く、この要請は物理学、 天文学などの科学分野においてさらに強い。

現在までに講じられてきた高感度化のための対策は、固定パターンノイズお よびランダムノイズに代表される各種ノイズを削減することにより固体撮像素 子のS/Nを向上させ、感度の高い検出器を用いて信号電荷量-信号電圧変換を 行なうものであった。しかしながら、固体撮像素子において高感度な検出器と して広く用いられているFDA(Floating Diffusion Amp.)の信号電荷量-信号 電圧変換効率を高めるために検出容量Cを小さく抑えた場合、信号のダイナミ ックレンジが犠牲になるという新たな問題が生じる。

そこで、デバイスの各画素において信号増幅を行ない後段のノイズの影響を 受けないレベルにまで信号電荷量そのものを大きくし、一層の高感度化と広い ダイナミックレンジの確保の両立を図った内部増幅型固体撮像素子の実現が強 く望まれている。

本研究では、固体撮像素子の光電変換部にアバランシェ-フォトダイオード (APD)を採用し、電荷蓄積動作モードで用いることにより、フォトン-カウ ンティングレベルから通常の固体撮像素子の撮像領域に渡る広い受光範囲を持 つアバランシェ増幅型固体撮像素子を実現するために次の2つの問題を解決し た。

まず、撮像の分野では1フレーム期間中に入射する光を有効に利用するため に各画素内のAPDがこの期間中に光電変換すると同時にアバランシェ増倍し た信号電荷を次の読み出しが開始されるまでの期間保持する、いわゆる電荷蓄 積動作が必須となる。APDはその印加逆バイアス電圧に応じて増倍利得が変 化するため、この蓄積期間中において、信号電荷がAPDの空乏層容量に蓄積 するに従い内部増倍利得は減少する。しかしながら、現在のところこの内部増 倍利得の自己抑制効果(Self-Quenching Effect)を考慮した電荷蓄積動作の解析 に関する報告はない。

そこで、APDの蓄積期間中における動作解析を直流ブレークダウン電圧 V_B 以下とそれ以上の動作領域に分けて行なった。

直流ブレークダウン電圧V₈以下の動作領域に関しては、アバランシェ増倍利 得Mを印加電圧Vの関数で与えるMillerの式を拡張、適用してAPDの電荷蓄

-1-

積動作時の入射光量に対する出力電荷量を与える関係式を導出した。その結果、 低照度領域では光電変換特性の傾きを表すγ値は1、高照度領域では増倍利得 の自己抑制効果によりγ値は1/2となることが解析的に明らかとなった。また、 γ値が1の動作領域では蓄積期間初期の増倍利得Μ@の大きさに比例した出力を 示し、γ値が1/2の動作領域では蓄積容量Cに対しC^{1/2}に比例した出力を示す ことも明らかとなった。

直流ブレークダウン電圧V₈以上の動作領域では、入射光により励起された電荷もしくは暗電流が空乏層に注入された場合、これをトリガとしてアバランシ ェ増倍が自己継続するアバランシェ-フィードバック-ループが形成されるよう になる。この注入された電子もしくは正孔のそれぞれがアバランシェ-フィード バック-ループのトリガとなる確率をW.G.Oldhamの提案した差分方程式を用いて 求めた。この電子あるいは正孔がアバランシェ増倍を継続させるトリガとなる 確率の大きさはキャリアが空乏層内を単位距離走行したのちにアバランシェ衝 突を生じる確率を示すイオン化率の値に大きく依存する。この電子および正孔 のイオン化率は空乏層内の電界強度とともに大きくなるので、APDに印加す る逆バイアス電圧の増加に伴ってトリガとなる確率は大きくなり最終的には1 に近づくことを示した。さらに、微弱な入射光量域では、フォトンにより励起 された電荷あるいはそれ以外の暗電流によりアバランシェ増倍がトリガされた 場合、その出力電荷量は蓄積容量C、蓄積期間初期の印加逆バイアス電圧V₈に 対しC(V₈-V₈)で表される一定値を取る事を明らかにした。

次に、単純なMOS型固体撮像素子のソース側にあるフォトダイオード(PD) をAPDで置き換えた素子構造を用いた場合、蓄積信号電荷の読み出しに続く リセット期間中にAPDに入射しアバランシェ増倍を受けた電荷は蓄積信号電 荷に重畳されて出力されることは避けられない。

そこで、蓄積電荷読み出し期間中に入射した光によりアバランシェ増倍され た電荷の出力信号電荷への重畳を避けることのできる画素構成として、デュア ルゲート型素子構造およびキャパシタンス-カップリング型素子構造を提案した。

デュアルゲート型素子構成は、シングルゲート型の基本的MOS型素子構造 のソース側に配したAPDとゲートの間に第2のゲートG2と、読み出し用電荷 蓄積用キャパシタCsを付け加えた素子構成をとる。読み出し時には、回路的に APDを切り離すことで、読み出し用電荷蓄積用容量Csに蓄積されていた信号 電荷のみを選択的に読み出す事が可能である。

キャパシタンス-カップリング型素子構成では、シングルゲート型構造の光電 変換部であるAPDに対し直列に結合容量Ccを設けた素子構成をとる。 蓄積期

-2-

間中は結合容量C。を介してAPDにはアバランシェするに充分な逆バイアス電 圧が印加される。読み出し時は結合容量C。に印加していた電圧をオフするので、 読み出し期間中に入射した光によるアバランシェ増倍は完全に防ぐことができ る。

1 画素の等価回路を用いた実験においては、ブレークダウン電圧以下、ブレ ークダウン電圧以上の動作領域ともに解析結果と良い一致を示す結果が得られ た。暗電流の影響を調べた結果、ブレークダウン電圧以上の動作においては特 に禁制帯中のトラップを介したトンネリングによる暗電流の影響が大きいこと が明らかとなった。また、この影響を少なくするにはリセット時とそれに続く 蓄積期間初期の空乏層の変化幅を少なくして、このトラップに電荷を充填させ ない駆動方法を採ればよいことが明らかとなった。最後に、5 画素から成る素 子を試作し、一様な出力を得るための駆動条件を調べた。初期増倍利得、およ び蓄積容量のばらつきの出力に与える影響を測定し、その結果を解析式と比較 した結果、光電変換特性を示すγの値が1/2となる領域で動作させれば、素子間 の濃度プロファイルのばらつきおよび蓄積期間初期の印加電圧のばらつきによ る増倍利得のばらつきの影響は完全に抑えることが可能で、その出力信号電荷 量のばらつきは蓄積容量のばらつきの1/2の値に抑えることが可能となる事が明 らかとなった。

	ページ
概要	1~3
目次	4~5

第1章 序論

 $6 \sim 20$

47~74

1.1 内部増幅型固体撮像素子研究の背景

- 1.2 内部増幅型固体撮像素子研究の歴史
- 1.3 本研究の目的と本論文の構成

参考文献

- 第2章 アバランシェ増倍型センサーの電荷蓄積動作理論 21~46
 - 2.1 緒言
 - 2.2 APDの電荷蓄積動作
 - 2.3 ブレークダウン電圧以下の動作領域の特性解析
 - 2. 4 ブレークダウン電圧以上の動作領域の特性解析
 - 2.5 結言
 - 参考文献

第3章 デュアル-ゲート型デバイス構造

- 3.1 緒言
- 3.2 デュアル-ゲート型デバイスの動作原理
 - A. 画素構成および動作原理
- 3.3 デュアル-ゲート型デバイスの光電変換特性
 - A. 測定装置および使用したAPDの特性
 - B. ブレークダウン電圧以下の動作領域の特性
 - C. ブレークダウン電圧以上の動作領域の特性
- 3.4 結言

参考文献

第4章 キャパシタンス-カップリング型デバイス構造

- 4.1 緒言
- 4.2 キャパシタンス-カップリング型デバイスの動作原理
 - A. 画素構成および動作原理
- 4.3 キャパシタンス-カップリング型デバイスの動作特性
 - A. 光電変換特性
 - B. 暗電流に関する考察
 - C.入射波長とAPDの構造
 - D.素子構造の最適化
- 4.4 結言

参考文献

	第5章	APDアレイの試作と出力特性および出力の安定性の評価	$99 \sim 118$
--	-----	----------------------------	---------------

- 5.1 緒言
- 5.2 APDのアレイ化
 - A. 設計
 - B. 試作
- 5.3 諸特性の評価
 - A. APDの諸特性
 - B. 光電変換特性
 - C. 出力安定性の評価と駆動条件の検討
- 5.4 結言

参考文献

第6章	結論
-----	----

119~121

謝辞	122
本研究に関する発表論文リスト	123~124
付録	125~132

75~98

. . . .

第1章 序論

1. 1 内部増幅型固体摄像素子研究の背景

近年の半導体技術の著しい進展に伴い、 C C D 並びにM O S 型固体撮像素子 はカメラー体型 V T R にも組み込まれ、一般家庭内にまで普及するに至った。 このように固体撮像デバイスが広く社会に受け入れられるようになった理由と しては、撮像管に比べて表11-11に示す多くの特長を兼ね備えていたことがあ げられる。

表1-1 固体撮像素子の特長

1. 画素位置が正確で図形歪がない 2. 空間分解能が画面で一様である 3. 低消費電力、長寿命である 4. 汎用LSIとの共通技術により低価格化が可能 2カ所以上の同時アドレスができるため高度な信号処理が可能 5. 6. 動作周波数の変更が容易 低残像、焼き付きがない 7. 8. 小型、軽量である 爆縮の心配がなく機械強度的に優れている 9. 磁界の影響を受けない 10.

このように多くの特長を備えた固体撮像素子が普及するにつれ、高画質化に 対する要望はますます高まりをみせている。ひところ、20万画素程度のデバイ スによる映像は家庭用VTR、40万画素程度では現在のTV放送用カメラで得 られる画像、さらに60万画素程度になれば標準フィルムに相当する画質が得ら れると言われていたが、一般家庭の用途にも40万画素程度のものが用いられる ようになってきた。図1 に代表的な固体撮像素子であるIL(Interline Transfer)型、FIT(Frame Interline Transfer)型の1/2″光学系、2/3″光学 系CCD固体撮像素子の画素数の時代的推移を示す。年を追う毎に画素数は増 え、それとともに1 画素あたりの開口面積は減少し、利用可能な入射光量も少 なくなる傾向にある。

また、高画質化の追求と同時に露光時間を可変とする高速シャッター動作な どの付加的機能が求められてきた結果、1画素あたりの入射光量はさらに少な くなる。この様な背景をもとに、固体撮像素子の感度の改善が強く求められる ようになってきた。この要請は極微弱な光を取り扱う天体撮影などの分野^{1,2)} において一層強い。

感度の面において理想的な撮像デバイスの出力信号の(S/N)は、量子効率

-7-



図1-1 画素数の時代的推移

IL(Interline Transfer)型、FIT(Frame Interline Transfer)型 それぞれの1/2″光学系、2/3″光学系CCD固体撮像素子の画素数お よび1 画素当りの開口面積の推移を示す。 ッを1と仮定した場合、入射フォトン数N。のゆらぎに起因するショット雑音だ けで決定され JN。と表わされる。しかしながら、現実の固体撮像素子は表 2 に示す各種ノイズの影響を受け、撮像可能な明るさには限界が存在する。 ノイズはその発生機構により時間的に相関のないランダムノイズと再生画面上 に常に一定の明るさの分布を示す固定パターンノイズ(FPN: Fixed Pattern Noise)に大きく分ける事ができる。現在までに講じられてきた高感度化対策は 表に示した各種ノイズの抑圧を行なう事により(S/N)を向上させるものが主 流であった。たとえば、CCD型固体撮像素子の撮像限界を決定するランダム ノイズに関しては、出力部のFDA(Floating Diffusion Amp.)³⁾で発生する増 幅用トランジスタのチャネルの熱雑音が信号電荷検出用容量部に流入し、その リセット動作毎のオフセット値の変動に基づくkTCノイズが支配的であった。

	C C D M O S
ランダム ノイズ	光ショットノイズ 暗電流ショットノイズ kTCノイズ 転送ノイズ プリアンプノイズ 1/fノイズ
固定パターン ノイズ	感度むら 暗電流むら クロックノイズ スイッチングノイズ

表1-2 各種ノイズ

しかし、増幅用トランジスタに暗電流の少ない埋め込みチャネルを採用し、検 出回路にはリセットレベルから出力信号レベルまでの相対値を信号の大きさと して差分検出する相関二重サンプリング法^{3,4)}を採用することにより、ノイズ は10(ele.rms)程度まで抑える事が可能となった。また、固定パターンノイズに 関しては、最も大きな問題であった各画素の酸化膜とSiの界面から発生する 暗電流の画素毎のばらつきを抑える為に、光電変換部に埋め込みフォトダイオ ードを採用し、界面まで空乏層を広げない構造をとることにより各画素の暗電 流は0.2(nA)程度まで低減することが可能となり、これに起因する暗電流むらも 大幅に削減した。その結果、図1-2に示すように撮像面上の照度として約2× 10⁻²(Lx)までの画像を検出することが可能となった。ところが、この様に暗い 入射光量域での微小な出力信号電荷量を対応する信号電圧として検出するため には高い信号電荷量-信号電圧変換効率を持った信号検出回路が必要となる。そ のためには信号検出回路であるFDA部の信号電荷量検出用容量Cの値を小さ



図1-2 CCD型撮像デバイスの雑音

くして変換効率を高める必要がある。しかしながら、この方法は出力の飽和レベルの低下を招き、ダイナミックレンジを広く取ることができなくなるという 別の問題を生じる。そこで、高感度化と広いダイナミックレンジの確保の両立 を図るために各画素レベルにおいてあらかじめ信号の増倍を行ない、後段のノ イズの影響を抑えることができる内部増幅型固体撮像素子の実現が強く望まれ ている。

1.2 内部増幅型固体撮像素子研究の歴史

デバイスの各画素レベルにおいて信号の増倍を行なう事ができる内部増幅型 固体撮像素子の方式としては、図Ⅱ=3に示すように信号電荷を蓄積した後に 行なうものと光電変換と同時に行なうものとがある。 まず、 信号電荷を蓄積し た後に画素内で増幅を行なうものとしてはゲート領域で光電変換された信号電 荷によりチャネル電位を変化させ、ソース - ドレイン間を流れるチャネル電流 を変調増幅する SIT(Static Induced Transistor)5)、 CMD(Charge Modulating Device)⁶⁾、 A M I (Amplified MOS Imager)などが提案されており25万 画素クラスのデバイスの試作^{8、9)}も報告されている。 また、 光電変換された電 荷をベース領域に蓄積し、そのベース電位の変化でエミッタ電流を変調増幅す るBASIS(Base-Stored Image Sensor)⁷⁹も提案されている。このような増 幅機構を持つ撮像素子の出力信号電流は2/3インチ40万画素クラスのCCD撮像 |素子に比べて同一入射光量に対し約100倍と大きい値を示す。しかしながら、こ れらの内部増幅型撮像素子はCCD型撮像素子と異なり信号電荷を非破壊で読 み出すために各画素からの信号読み出しが終了する毎にチャネル電位ならびに ベース電位を基準電位に戻すリセット動作が必要となる。 従って、 このような 増幅機構を持つ撮像素子では信号電流は大きくなるものの、その出力には素子 の発生するノイズの他に各画素のリセット動作に基づくkTCノイズが加算さ れる。この場合のkTCノイズには画素間に相関がないため、相関2重サンプ リングなどの手法を用いて改善を図る事は困難である。 このため、 現状では出 力のS/NはCCD型撮像素子を凌駕しえていない。 そこで、リセット動作を 伴わずに信号増倍ができるアバランシェ増倍機構が注目されてきた。

アバランシェ増倍現象は平均増倍利得Mに対して統計的な増倍利得のばらつ きをもつ。このばらつきに起因する過剰雑音NaはMcIntyerにより、

 $N_{a} = N_{P} \eta M^{2} F \qquad (1-1)$

F = k G + (1 - k)(2 - 1/M)

(1-2)

と表わされている10)。ここで、N。は入射フォトン数、 〃は量子効率を示す。



図1-3 内部増幅型撮像デバイス

Fは過剰雑音係数と呼ばれ、図1 4 に示すように、電子および正孔が単位距 離走行する期間にアバランシェを生じる確率を示すイオン化率αおよびβの比 (k値)の関数である。電子-正孔のイオン化係数の比(k値)が小さいほど過剰雑 音係数Fも小さくなることが知られている。

このノイズを考慮すると、アバランシェ増倍機構を持つ光電変換素子の出力 電流の(S/N) A P D は、

$$(S \nearrow N)_{APD} = \frac{N_P \eta M}{\sqrt{N_P \eta M^2 F + n_d *}}$$
(1-3)

と表わされる。ただし、 n 。*は暗電流など光電流に依存しない等価雑音電荷数 を示す。

ー方、アバランシェによる増倍機構を持たないフォトダイオード(PD)の出 力電流の(S/N)ppは、

$$(S \nearrow N)_{PD} = \frac{N_{P} \eta}{\sqrt{N_{P} \eta + n_{d}}}$$
(1-4)

と表わされる。 n d は等価雑音電荷数。 図1 = 5 に入射光量に対する(S / N)の 変化を示す。アバランシェ増倍機構を持った受光素子は電子-正孔のイオン化係 数の比(k値)が小さいほど(S / N)は向上し、 充分小さなk値が得られるなら ば、入射光量が小さくなるほどPDに比較して良い(S / N)が得られる。また、 A P D の等価雑音電荷数が小さいほど(S / N)の改善は著しくなる。

現在、このアバランシェ増倍現象を撮像分野に応用したものとしてHARP (High-gain Avalanche-Rushing Amorphous Photoconductor)撮像管¹¹⁾がある。 これはSeを主成分とする阻止型光導電膜を高電界中で動作させるもので、約 1(cm²)の大面積に渡って一様な増倍利得を維持し、通常の撮像管ターゲットで あるサチコンに比べ14倍の感度を有する。HARPターゲットに用いたSeは、 正孔のイオン化率が電子のイオン化率の50倍であるため、正孔注入の場合にそ のk値は0.02となり、アバランシェ増倍に伴う過剰雑音も小さい。さらに、白 黒ではあるが100倍程度の感度を持つSuper-HARPも研究され高感度と高画質を両 立させたデバイスも試作され、アバランシェ増倍による高感度撮像デバイス実 現の可能性が示された¹²⁾。

しかし、ターゲット内の電界強度は10°(V/cm)程度と高いため、駆動電圧としてそれぞれ約200、600(V)の高電圧を要する。また、撮像管であることから、これまでの撮像機器が目標としてきた小型-軽量で信頼性の高い理想的なデバイス



図1-4 過剰雑音係数18)



図1-5 各種受光素子のS/N

破線は理想的な受光素子を示し、そのS/Nは入射光のショット雑音 により決まる。 一点鎖線は内部増倍利得を持たないフォトダイオード、 実線はAPDのS/Nを示す。

であるとは言い難く、この点においてもアバランシェ 増倍現象を用いた撮像素 子の固体化が強く望まれている。

1.3 本研究の目的と本論文の構成

本研究では、固体撮像素子の高感度化を図るために過剰雑音の少ないアバラ ンシェ増倍型受光素子であるSi-APD(正孔と電子のイオン化率比k=β/α は0.03 < k < 0.3の値をとり電界に依存¹³⁾)を光電変換部に電荷蓄積動作モード ¹⁴⁾で採用し、フォトン-カウンティング-レベルから通常の固体撮像素子の撮像 領域までを受光範囲として持つアバランシェ増幅型固体撮像素子を実現する事 を目的とした。そのために重要となる次の2つの問題を取り扱った。

撮像の分野では入射する光を有効に利用するために1フレーム期間常時入射 光を電気信号に変換し続けかつ読み出すまでの期間保持するいわゆる電荷蓄積 動作で用いることが必須となる。しかしながら、アバランシェ増倍型固体撮像 素子の光電変換部のAPDの増倍利得は印加逆バイアス電圧に応じて変化する ため、信号電荷がAPDの空乏層容量に蓄積するに従い内部増倍利得は減少す る。これは、1フレーム期間に渡って光電変換効率が一定であるとする従来の 電荷蓄積動作と根本的に異なる。APDのアバランシェ増倍機構は物理的には 様々な動作モデルが提案され、直流動作については理論と実験結果がよく対応 できるようになっているが、電荷蓄積動作のように利得が時間的に変化する動 的な振舞いは複雑なためにその解析を試みた報告は勿論のこと試作実験に関す る報告もなく、撮像素子に応用した場合の特徴についても明確にされていない。 そこで、この内部増倍利得の自己抑制効果(Self-Quenching Effect)を考慮した アバランシェ増幅型固体撮像素子の電荷蓄積動作特性を明らかにし、素子の設 計に有効な設計指針を得ることが必要となる。

従来の固体撮像素子の受光部である P D を A P D に置き換えた場合にも蓄積 信号電荷を信号伝送路に読み出す毎に次の電荷蓄積動作に備えて A P D を - 定 の電位にバイアスするリセット動作を行なう必要があるが、このリセット期間 中に A P D に入射した光によって励起されたキャリアはアバランシェ増倍によ る増幅をうけ、蓄積信号電荷に重畳されて出力される。しかしながら、電荷蓄 積期間初期に A P D に印加される逆バイアス電圧はゲート-ソース間の結合容量 C₀₅の影響によりリセット期間中に A P D に印加される逆バイアス電圧よりも Δ V_R(=(C₀₅/(C₅+C₉₅))·(V₀-V₁))だけ小さな値に下がる(図1-6 参照)。 ここで、C₅はソース容量、V₀はゲート電圧、V₁はゲート閾値電圧である。そ の結果、蓄積期間のAPDにブレークダウン電圧に近い電圧を与えるためには、











図1-6 従来の画素構成による動作

△ V_Rだけ大きな電圧でAPDをリセットしなければならない。このリセット電 圧がAPD直流ブレークダウン電圧V_Bを越えると、入射光により励起された電 荷および暗電流によりいったんトリガされたアバランシェ増倍は自己継続し、 リセット期間中に発生したアバランシェ増倍により入射光量の大きさには無関 係に大きな電荷が出力に重畳される結果となる。このリセット期間に発生する 電荷の影響を避けるためには、リセット時にAPDに印加される直流逆バイア ス電圧V_{RESET}をV_B以下に設定する必要がある。この結果、増倍型撮像素子と して有利に利用できる増倍利得が減少する。そこで、蓄積期間中にアバランシ ェ増倍を受けた蓄積信号電荷だけを選択的に読み出すことのできる素子構成や リセット動作の改善方法を検討することが必要となる。

本論文においてアバランシェ増倍型撮像素子に関する前述の問題について詳しく検討する。

第1章では、内部増幅型固体撮像素子研究の背景と歴史について述べた後、 本研究での目的を述べ、さらにアバランシェ増幅型固体撮像素子を実現する際 問題となる事柄と各章との関連について記述している。

第2章では、その電荷蓄積動作を直流ブレークダウン電圧V®以下と以上の領 域に分けて解析を行なった。まず、直流ブレークダウン電圧以下の動作領域で は、直流増倍利得Mと逆バイアス電圧Vとの関係を与えるMillerの式を拡張、 入射光量に対する蓄積信号電荷量の関係を表す式に適用することで、電荷蓄積 時の動作を解析した。直流ブレークダウン電圧V®以上の動作領域では、入射光 により励起された電荷もしくは暗電流が空乏層に注入された場合、これをトリ ガとしてアバランシェ増倍が自己継続するアバランシェ-フィードバック-ルー プが形成されるようになる。この注入された電子もしくは正孔のそれぞれがア バランシェ-フィードバック-ループのトリガとなる確率をW.G.Oldhamの提案し た差分方程式を用いて求めた。

第3章では、蓄積期間中にアバランシェ増倍された信号電荷を分離独立に読 み出すことのできる画素構成としてAPDと読み出し用ゲートの間に電荷蓄積 用キャパシタンスともう1つのゲートを設けたデュアルゲート型構造を提案し た。この構造を用い、極低照度領域におけるフォトン-カウンティング的動作か ら、通常のCCDで取り扱える入射光量域にわたって測定を行なった。

第4章では、シングルゲート型構造の光電変換部であるAPDに対し直列に 結合容量C。を設けたキャパシタンス-カップリング型構造を提案した。この構 造は読み出し期間は従来のシングルゲート構造と同じ動作を行なうが、蓄積期 間中にはAPDに直列に設けられたキャパシタンスを介して積極的に逆バイア

-18-

スを印加することができる。この素子構成を用いてAPD電荷蓄積動作特有の 光電変換特性を調べた。

第5章では、5素子からなるAPDアレイの試作をおこない、常温における 光電変換特性と出力の安定性について測定を行ない、安定な動作を行なうため の動作条件を求めた。

第6章は結論である。

参考文献

- 1)R.D.McGrath, et al.:"A 1024×1024 Virtual Phase CCD Imager", IEDM Digest of Tech. Papers, pp.749-750 (Dec.,1983)
- 2)M.M.Blouke, D.L.Heedtmann, B.Corrie, M.L.Lust and J.R.Janesick: "Large Area CCD Image Sensors for Scientific Applications", Proc. of SPIE,570, pp.82-88(Aug., 1985)
- 3)M.H.White, D.R.Lampe, F.C.Blaha and I.A.Mack:"Characterization of Surface Channel CCD Image Arrays at Low Light Levels", IEEE J. Solid-State Circuits, SC-9, pp.1-13(1974)
- 4) 西田、小池、大竹、吉川: "CCD型撮像素子のノイズと低雑音信号読み出し法"、テレビ誌、39、12、pp1176-1181(Dec.1985)
- 5)A.Yusa, J.Nisizawa, M.Imai, H.Yamada, J.Nakamura,"SIT Image Sensor:Design Consideration and Characteristics", IEEE Trans., ED-33, 6,pp.735-742, 1986.
- 6)T.Nakamura, K.Matsumoto, R.Hyuga, and A.Yusa, "A new MOS image sensor operating in a non-destructive readout mode", IEDM Tech. Dig., 14-2, 1986.
- 7)N.Tanaka, T.Ohmi, Y.Nakamura, "A Novel Imaging Device with Self-Noise-Reduction Capability", IEEE Trans., ED-36,1,pp.31-38, 1989
- 8)J.Hynecek, "A new device architecture suitable for high-resolution and high-performance image sensors", IEEE Trans., vol.ED-35, No.5, pp.646-652, 1988.
- 9)安藤ほか: "増幅型固体撮像素子 AMI(Amplified MOS Inteligent Imager)" テレビ誌,41、11、pp.1075-1082 (Nov.,1987)
- 10)R.J.McIntyre, :"Multiplication Noise in Uniform Avalanche Diodes", IEEE Trans., ED-13, pp.158-164(Jan., 1966)
- 11)K.Tanioka, et al.: "Avalanche-mode Amorphous Selenium Photoconductive Layer for Use as Camera Tube Target", IEEE Electron Device Lett., EDL-8, 9, pp.392-394 (Sep.,1987)
- 12)M.Kurashige, et.al:Super-Sensitive HDTV Camera Tube with the Newly Developed HARP Target, SMPTE Journal, Vol.97,No.7,pp.538-545(1988)

13)J.L.Moll, Physics of Semiconductors, McGraw-Hill, 1964.

14)G.P.Wecker, "Operation of p-n junction photo-detectors in a photon flux integrating mode", IEEE J.Solid-State Circuits, SC-2, p.65-73, 1967. 第2章 アバランシェ増倍型センサーの電荷蓄積動作理論

2.1 緒言

固体撮像素子の高感度化を図るために、その光電変換部にAPDを電荷蓄積 動作¹⁾で用いる事を提案した²⁾。APDはその印加逆バイアス電圧に応じて増 倍利得が変化するため、電荷蓄積動作で用いた場合アバランシェ増倍された信 号電荷がAPDの空乏層容量に蓄積するに従い内部増倍利得は自己抑制(Self-Quenching)される。しかしながら、APDはこれまでおもに光通信の分野にお いて直流動作で利用されてきたために、この増倍利得の自己抑制効果を考慮し た電荷蓄積動作を解析的に明らかにした研究報告は未だ成されていない。

本章では、Si-APDの電荷蓄積動作を主に電子がアバランシェ増倍を生じ る直流ブレークダウン電圧V®以下の領域と電子および正孔の双方がアバランシ ェ増倍に関与し、アバランシェ増倍が自己継続するブレークダウン電圧V®以上 の領域に区別してその電荷蓄積動作を解析し、入射光量に対する出力電荷量の 関係を明らかにする。

まずAPDを電荷蓄積動作で用いるための基本構成を示し、その電荷蓄積動 作の手順を説明する。

V₈以下の動作領域に関しては、アバランシェ増倍率Mを直流逆バイアス電圧 Vの関数で与えるS.L.Millerの式³⁾を拡張し、その有効範囲を明らかにしたう えでAPDの電荷蓄積動作による出力信号電荷量を与える式を蓄積期間初期の APDの増倍利得、蓄積容量、入射光強度、蓄積時間の関数として導出する。

V_B以上の動作領域に関しては、空乏層内に注入された電荷あるいは空乏層中 で発生した電荷がアバランシェ増倍を自己継続するさせるトリガとなる確率P の印加逆バイアス電圧依存性をW.G.0ldhamの提案した差分方程式⁴⁾を用いて導 出し、さらに、トリガとなる1個の電荷に対する出力電荷量を求める。

2.2 APDの電荷蓄積動作

まず p-n型APDを電荷蓄積動作で用いる場合の基本的動作を図2-1に示 した基本回路を用いて説明する。APDに電荷蓄積動作を行なわせるための基 本回路はAPDと逆バイアスを印加するためのスイッチ(SW)から構成される。 まず、SWをオンとし、閉回路とすることでAPDにはアバランシェ増倍が生 じるに充分な逆バイアス電圧が印加される(図2-1(A))。続いてSWを オフとし、APDの一端を解放状態にする(図2-1(B))。この期間中に 入射光により励起されたキャリアによりアバランシェ増倍された電荷は空乏層



(a) reset



(b) multiplication & storage



(c) readout



容量Саррに信号電荷Q。igとして蓄積される。再びSWをオンする事により蓄 積期間中にアバランシェ増倍された信号電荷Q。i。は外部に読み出される(図22 に印加される逆バイアス電圧がアバランシェ増倍を生じるのに十分な大きさで あれば、入射光によりAPD内で光励起されたキャリア(図2-20)は電界 により加速され(②)、エネルギーギャップの1.5倍程度の運動エネルギーを持 つようになると、衝突電離により電子-正孔対を生成するようになる(③) 5%。 Siにおいては電子が単位距離走行する期間にアバランシェを生じる確率を表 わす電子のイオン化率αが正孔のイオン化率βに比べて10-30倍大きい。。また、 このイオン化率は空乏層内部の電界強度に依存しており、10⁵-3×10⁵(V/cm)の 雷界強度においてはアバランシェはおもに電子によって引き起こされ、①→② →③のプロセスが生じる。従って、図2-3 (a)に示すように電子が空乏層 内を走行し終わるとともにアバランシェ増倍は消滅する。APDに印加される 逆バイアス電圧を増加させていくにつれ、正孔のイオン化率 β も上がり、正孔に よるアバランシェ②'→③'の現象が生じるようになり、空乏層内において電子 および正孔の双方がアバランシェ増倍に関与するようになる。この場合、図2 - 3 (b) に示すように、電子および正孔の双方がアバランシェ増倍のトリガ となりうるので空乏層内においてアバランシェ増倍は継続する。この状態をア バランシェ-フィードバック-ループが形成されると定義する。

直流逆バイアス時には、プレークダウン電圧VB以上の逆バイアス状態におい て、フォトンにより光励起された電荷もしくは1個の熱励起された暗電流がト リガとなり、APD空乏層内でほぼ無限回のフィードバックを繰り返すために、 アバランシェ増倍による電流が流れつづける。一方、電荷蓄積動作ではAPD の空乏層容量への信号電荷の蓄積とともに印加逆バイアス電圧は降下し、印加 逆バイアス電圧が直流でのプレークダウン電圧VBまで下がると、フィードバッ クーループは消滅し、これ以降アバランシェ増倍が継続することはない。以上の ように、VBは直流バイアス動作、電荷蓄積動作のどちらの動作においてもAP Dの空乏層内においてフィードバックーループが形成される臨界電圧として定義 することができる。以下、電荷蓄積動作においてAPDに印加される逆バイア ス電圧が直流ブレークダウン電圧VB以下とVB以上の2つの動作領域における 光電変換特性について理論的に検討する。



図2-2 アバランシェ増倍の原理







図2-3 アバランシェ増倍

2. 3 ブレークダウン電圧以下の動作領域の特性解析

$$C(V)\frac{dV}{dt} + J_{photo} \cdot M(V) = 0$$
(2-1)

ここで、 J_{photo}=q_·η·n_oと表わされ、q、 η、 n_oはそれぞれ電子素量、 A PDの量子効率、単位時間当りAPDに入射するフォトン数を示す。

従って、蓄積期間も。の間に得られる蓄積信号電荷量QSは

$$Q s = \int_{0}^{t_{s}} q \cdot \eta \cdot n_{P} \cdot M(V) dt \qquad (2-2)$$

と表わされる。

ここで、Si-APDの内部増倍利得Mと逆バイアス電圧Vの関係を求めてお く。APDの直流逆バイアス電圧印加時の電子増倍利得M_nは、

$$1 - \frac{1}{M_{n}} = \int_{0}^{W} \alpha \cdot \exp\left[-\int_{X}^{W} (\alpha - \beta) dx'\right] dx \qquad (2-3)$$

と表わされる¹¹。ここで、α、βはそれぞれ電子および正孔のイオン化率。Wは 空乏層幅を示す。いま、与えられた電界に対して正孔および電子のイオン化率 は簡単な比で与えられるものとし、β=k·αとする。(2-3)式は、一定のkを 仮定すると、

$$1 - \frac{1}{M_{n}} = \frac{1}{k-1} \{ \exp[\int_{0}^{W} (k-1) \alpha \, dx] -1 \}$$
 (2-4)

と変形できる。

ここで、 kの値を空乏層内において最大電界を取る位置におけるイオン化率 比であるとする。 一方、 (2-3)式はブレークダウン時において、 M_n→∞である ことから、

$$\int \frac{W_m}{0} \alpha \cdot \exp[\int \frac{W_m}{X} (k-1) \alpha dx'] dx = 1$$
(2-5)

と表わすことができる。W_mはブレークダウン時の空乏層幅である。 いま、(2-5)式における expの項は、

$$\frac{d}{dx} \left\{ \exp\left[\int_{X}^{W_{m}} (k-1)\alpha dx'\right] \right\} = -(k-1)\alpha \cdot \exp\left[\int_{X}^{W_{m}} (k-1)\alpha dx'\right]$$
(2-6)

と書き直すことができるので、(2-6)式を用いると、(2-5)式は、

$$\int_{0}^{\frac{1}{n}} (k-1) \alpha dx' = \ln k \qquad (2-7)$$

と変形できる。

1.1

いま、図2-4に示すように、空乏層内部の電界強度が3×10⁵(V/cm)以上の 高電界領域では正孔のイオン化率βは電子のイオン化率αに近づくので、イオ ン化率比kは1に近づく。そこで、(2-4)式のexpの項はMaclaurin級数展開を用 いて、

$$\exp[\int_{0}^{W} (k-1)\alpha \, dx] \approx 1 + \int_{0}^{W} (k-1)\alpha \, dx + \frac{1}{2!} \left[\int_{0}^{W} (k-1)\alpha \, dx\right]^{2}$$
(2-8)

と表わすことができる。(2-8)式において2次以降の高次項は零に収束すること から、(2-4)式は、

$$1 - \frac{1}{M_{n}} \approx \int_{0}^{W} \alpha \, \mathrm{d} \, \mathbf{x}$$
 (2-9)

と近似できる。

ここで、イオン化率の電界強度依存性は経験的に、

$$\alpha = \alpha_{\theta} \left(\frac{E}{E_{\theta}} \right)^{m}$$
(2-10)

と表されることが知られている⁵)。 α α は電界強度 E α におけるイオン化率を示 す。 ただし、 m は材料に依存する値である。

傾斜接合の場合、電界強度Eの最大値は空乏層幅Wに対して、



図2-4 Siのイオン化率"

(2-9)式は(2-7)、(2-10)、(2-11)式を用いることにより

$$M_{n} = \frac{1}{1 - \frac{\ln k}{k - 1} \left(\frac{V}{V_{n}}\right)^{n}}$$
(2-12)

と表わされる。指数部nは、 n=1/3(2m+1)となり、 不純物濃度プロファイルな どの素子構造によりその値は異なる³⁾。 増倍利得を逆バイアス電圧の関数とし て表わす(2-12)式は経験的に、

$$M_{n} = \frac{1}{1 - (\frac{V}{V_{B}})^{n}}$$
(2-13)

と簡略化して表わされることがMillerの報告³,により示されている。この近似 式は電子及び正孔のイオン化率が互いに近づくにつれて精度が良くなるので、 Siでは、図2-4に示したように、空乏層内の電界強度が3×10⁵(V/cm)以下 の低電界領域では正孔のイオン化率βが電子のイオン化率αの値から大きくは ずれる。そこで、比較的低い電界領域からこの近似式を実験値にフィッティン グ可能となるようにオフセット利得Morrを導入し、

$$M_{n} = \frac{1}{1 - (\frac{V}{V_{e}})^{n}} + M_{0FF}$$
(2-14)

と表わすこととする。これにより、(2-14)式は極端に低い電界領域を除き、その適用範囲を拡張することが可能となる。図2-5に直流バイアス特性の実測値と拡張されたMillerの式(2-13)を比較して示す。増倍利得が3以上の領域においてよくフィッティングする様にMorr=3に設定した。図において逆バイアス 電圧が30(V)以下では近似式(2-14)が実験値から大きくずれる。この理由としては以下のことが考えられる。

(2-13)式は電界強度が高く電子および正孔のイオン化率比が1に近づくと近 似精度が良くなる。ところがSi-APDでは電子のイオン化率が正孔のイオン 化率よりも常に大きく、電界強度の比較的低いところでは、逆バイアス電圧を 上昇していくに連れまず電子がアバランシェ増倍を生じ始め、キンクが30(V)付 近に現われる。ブレークダウン電圧に達するまでは電子のイオン化率の上昇に ともなって電子によるアバランシェ増倍利得は上昇する。ブレークダウン電圧 付近からは正孔もアバランシェ増倍に関与するようになり、電子および正孔の 双方が大きなアバランシェ増倍利得を引き起こすようになる。この付近では(2



図2-5 直流バイアス特性

-13)式で近似できるが、空乏層内の電界強度が3×10⁵(V/cm)以下の低電界領域 では正孔のイオン化率βが電子のイオン化率αの値から大きくはずれるので、 近似式の有効範囲は高電界領域に限られ、これを補正するためにオフセット値 としてMorrを導入した。

(2-14)式において低電界領域での近似の悪さは極端な低電界領域での動作を 考えなければ直接大きな影響を与える事はない。

この様にして拡張した(2-14)式を電荷蓄積量を与える(2-1)式に代入すること により、

$$-\frac{d(C(V) \cdot V)}{dt} = q \cdot \eta \cdot n_{P} \cdot \{ [1 - (\frac{V}{V_{B}})^{n}]^{-1} + M_{off} \}$$
(2-15)

を得る。ただし、nは素子構造に依存する値で、経験的に2<n<6の値をとる⁵。 電荷蓄積量Qsが小さい領域ではAPDのキャパシタンスCapp(V)はほとんど 変化せず一定の値Caを示すと考えられるので、Capp(V)=Caとおいて差し支 えない。また、蓄積期間の開始時刻taと終了時刻tsにおいてAPDに印加さ れている逆バイアス電圧をそれぞれV=Va、V=Vsとすると、(2-15)式より

 $Qs=q\cdot\eta\cdot n_{\rho}\cdot t_{s} + \frac{C \cdot V \cdot e^{n+1}}{(n+1)\cdot V \cdot e^{n}} \cdot \left[1 - \left(1 - \frac{Qs}{C \cdot e \cdot V \cdot e}\right)^{n+1}\right]$ (2-16)

が導出される。いま蓄積電荷量Qsが空乏層容量の飽和容量値に比べて非常に小 さな値をとる場合にはQs《Co·Voと考えられるので、(2-16)式はTaylor展開 を用いて、

$$Q_{s} = \frac{C_{\varrho} \cdot V_{\varrho}}{n(M_{\varrho} \ast - 1)} \cdot \{ [1 + \frac{2n}{C_{\varrho} V_{\varrho}} \cdot M_{\varrho} \ast (M_{\varrho} \ast - 1) \cdot q \cdot \eta \cdot n_{\rho} \cdot t_{s}]^{1/2} - 1 \}$$

+ $M_{\varrho} F_{F} \cdot q \cdot \eta \cdot n_{\rho} \cdot t_{s}$ (2-17)

と表わすことができる。 ただし、 M @*= M @- M OFF。

実際のデバイスにおいては、APDの直流逆バイアス特性に対して(2-14)式 をフィッティングさせれば、(2-17)式を用いて初期増倍利得、空乏層容量、入 射光量に対する出力信号電荷量を計算することができる。

(2-17)式を用いて計算した光電変換特性の結果を図2=6に示す。ただし、 蓄積期間初期の印加逆バイアス電圧 Vo=30(V)、蓄積容量 Co=20(pF)、 Morr=0 とした。また、蓄積期間初期の増倍利得 Mo=1の場合は(2-2)式において M(V)= 1として計算を行なうことにより増倍を伴わない受光素子として取り扱った。



INCIDENT LIGHT POWER × STORAGE TIME (watt-sec) (2-17)式からも明らかなように、光電変換特性の傾きγは横軸である光量-時間積 n_p, t_sに依存している。撮像の分野では 1 フレーム期間中の入射光量を有効に利用するために電荷蓄積動作が用いられるが、APDにおいても初期増倍 利得に対して 1 つの光電変換曲線が与えられるという解析結果は、増倍利得の 自己抑制効果が存在しても電荷蓄積動作で用いることができることを示してい る。また、光電変換特性の傾きから 2 つの動作領域が存在することがわかる。 (2-17)式を用いてこの 2 つの傾きを持つ領域の出力を求めてみる。

まず、光量-時間積が小さい場合、あるいは初期増倍利得の小さな場合は、

 $\frac{2n}{C_{\varrho}V_{\varrho}} (M_{\varrho} - M_{OFF})(M_{\varrho} - M_{OFF} - 1)q \cdot \eta \cdot n_{\rho} \cdot t_{\varsigma} \ll 1$ の場合に相当し、(2-17)式は、

 $Q_{s}=M_{\theta}\cdot q \cdot \eta \cdot n_{\rho}\cdot t_{s}$ (2-18)

と簡略化して表わす事ができる。光電変換特性はQs ∝(n, t_s)^γで表されるので、この場合γは1の値を示し、出力は通常のフォトダイオードに比べて初 期増倍利得Ma倍だけ大きな値を示す。

これに対し、光量-時間積 n 。・ t ₅の大きな場合、あるいは初期増倍利得 M ₂の 大きな場合は、

 $\frac{2n}{C_{0}V_{0}} \cdot (M_{0} - M_{0FF})(M_{0} - M_{0FF} - 1)q \cdot \eta \cdot n_{0} \cdot t_{s} \gg 1$ の場合に相当し、(2-17)式は、

 $Q s \approx \left(\frac{2}{n} \cdot C_{\theta} \cdot V_{\theta} \cdot q \cdot \eta \cdot n_{\rho} \cdot t_{s}\right)^{1/2}$ (2-19)

と簡略化して表される。この領域ではγは1/2の値を示す。通常の固体撮像素子 は内部増倍機構を持たないので光電変換特性の傾きγは理想的には1を示す。 従って、信号出力のダイナミックレンジがR(dB)ある素子は受光可能な光量範 囲もR(dB)有している事になるが、光電変換特性の傾きγが1/2の値を持つ素子 では信号出力のダイナミックレンジが同じであっても2R(dB)と広い光量範囲で 動作できることを意味する。この結果、前者に比べて2倍広い入射光量範囲で 用いることが可能となる。

蓄積時間内の内部増倍利得 M(n, ・t,)の入射光量-時間積による変化を図2 ■ 2 に示す。光電変換特性の傾きγが1の値を取る領域において光量-時間積に 対する増倍利得 M(n_s, t_s)の変化は、

$$M(n_{P} \cdot t_{s}) = \frac{1}{q \cdot \eta} \cdot \frac{d Q s}{d(n_{P} \cdot t_{s})} = M_{\theta}$$
(2-20)

と表わされ、蓄積期間初期の増倍利得Mωは蓄積期間を通じて維持される。一方、 光電変換特性の傾きγが1/2の値を取る領域においては、(2-18)式より蓄積期間 初期の増倍利得Mωの大きさの如何に関わらず、内部増倍利得は光量-時間積に 対して決まる1つの曲線

$$M(n_{p} \cdot t_{s}) = \left(\frac{2 \cdot C_{a} \cdot V_{a}}{n \cdot q \cdot \eta \cdot n_{p} \cdot t_{s}}\right)^{1/2}$$
(2-21)

に収束する傾向を持つ。これは図2………からも明らかである。

次に、(2-17)式を用いて光電変換特性の蓄積容量依存性について計算した結 果を図2-8に示す。 γが1を示す領域では(2-18)式で示したように初期増倍 利得の値に対応した出力値を示し蓄積容量の大きさには依存しない。 一方、 γ が1/2を示す領域では(2-19)式で示したように蓄積容量の平方根 C a^{1/2}に比例し た出力を示し、初期増倍利得には依存しない。従って、蓄積期間初期の増倍利 得 M aが 10² 倍、10⁴ 倍と異なった場合でも、入射光量が大きく γ=1/2の領域で動 作するようになると、その出力信号電荷量は蓄積期間初期の増倍利得 M aの大き さに関わらず、蓄積容量 C a^{1/2} に比例した出力を示す。光電変換特性の傾きを 示す γ 値が 1 から 1/2に変化する変曲点を(2-18)、(2-19)式から求めてみると、

 $\frac{2 C \cdot v \cdot v}{n \cdot M_{\rho}^{2}} = q \cdot \eta \cdot n_{\rho} \cdot t_{s}$ (2-22)

を得る。広い入射光量範囲を取り扱う事の可能な γ=1/2の動作領域の下限を決める明るさは初期増倍利得の自乗 Ma² に反比例し、飽和蓄積電荷量 Ca·Vaに比例する。より低照度領域から γ=1/2の動作特性を用いるには蓄積電荷量 Caを 小さく、初期増倍利得 Maをなるべく大きく取れるように設計する必要がある。

2. 4 ブレークダウン電圧以上の動作領域の特性解析

ブレークダウン電圧以上の動作領域においては、空乏層内部の電界強度が3× 10⁵(V/cm)以上となり、図2=4 に示した様に電子および正孔が単位距離走行し てアバランシェを生じるための平均自由行程はそれぞれ500Å以下、1000Å以下 程度となり、空乏層内部において電子および正孔の双方がアバランシェ増倍を 生じるようになる。従って、いったん電子もしくは正孔によりアバランシェが


INCIDENT LIGHT POWER × STORAGE TIME (watt-sec)

図 2-7 内部 增倍利得



× STORAGE TIME (watt·sec)

図2-8 光電変換特性

トリガされると、空乏層内においてアバランシェ増倍が自己継続するアバラン シェ-フィードバック-ループが形成される。この電子、正孔それぞれがAPD の空乏層内においてアバランシェ-フィードバック-ループを形成するトリガと なりうる確率はW.G.Oldhamらにより提案された差分方程式を用いて求めること ができる⁴¹。

以下、この差分方程式の導出を行ない、電子および正孔がトリガとなる確率 の算出を行なう。

図2-9は空乏層幅Wの長さを持つAPDの空乏層内において、電子、正孔、 および電子-正孔のいずれかがアバランシェ-フィードバック-ループのトリガと なる確率Po、Ph、Ppairの関係を示した模式図である。図において電界は左 から右に向かい、電子は左に、正孔は右に空乏層内を走行するものとする。図 においてPo(X)、Ph(X)は空乏層内の位置 x から走行し始めた 1 個の電子およ び正孔が空乏層内においてアバランシェ-フィードバック-ループを形成するト リガとなる確率を表わす。また、Ppair(X)は位置 X から走行し始めた電子-正孔 のいずれかがアバランシェ-フィードバック-ループを形成するトリガとなる確 率を表わすものとする。この Ppair(X)は位置 X から走行を開始した電子および 正孔がトリガとなる確率の和集合をもって表わすことができ、

 $P_{pair}(X) = P_{\bullet}(X) + P_{h}(X) - P_{\bullet}(X) \cdot P_{h}(X)$ (2-23) $\xi x \delta_{\bullet}$

いま、位置 Xから走行し始めた電子がトリガとなる確率 P。(X)と位置(X+dX)か ら走行し始めた電子がトリガとなる確率 P。(X+dX)の関係を考える。位置 X+dXで 発生した電子は位置 Xに向かって走行する。ここで、αを電子が単位距離を走行 する間にアバランシェの生じる確率(電子のイオン化率)とすれば、距離dXが 非常に短い範囲(さきに述べたように、常温においてブレークダウン電圧以上 の領域ではアバランシェ 衝突が生じるための平均自由行程は500 Å 以下と考えら れるので、dXはこれよりも短い距離を考える)において電界強度が一定である と仮定した場合、位置 Xにおいてアバランシェを生じる確率はα(X)dXとなる。 この確率で位置 Xにおいてアバランシェ衝突により生じた電子-正孔対のいずれ もまたアバランシェ-フィードバック-ループのトリガとなりうる。この、確率 は P pair(X)・α(X)dXと表される。従って、位置(X+dX)で発生した電子がトリガ となる確率 P。(X+dX)は確率 P。(X)と確率α(X)dX・P pair(X)の和集合で表され、

 $P_{\bullet}(X+dX) = P_{\bullet}(X) + \alpha(X)dX \cdot P_{pair}(X) - (P_{\bullet}(X) \cdot \alpha(X)dX \cdot P_{pair}(X)) \quad (2-24)$

-38-



図 2 - 9 電子および正孔による アバランシェ-フィードバック-ループのトリガ

となる。同様に正孔に関しては、

 $P_{h}(X+dX) = P_{h}(X) - \beta(X)dX \cdot P_{pair}(X) + (P_{h}(X) \cdot \beta(X)dX \cdot P_{pair}(X)) \qquad (2-25)$ と表わすことができる。

そこで、(2-24)、(2-25)式を用いて空乏層内のそれぞれの位置において、電 子および正孔がアバランシェ-フィードバック-ループのトリガとなる確率を求 めることが可能となる。電界は図において左から右に向かっているので、電子 は空乏層端の位置X=0において電界により加速されることはなく、 同様に正孔は 位置X=Wにおいて電界による加速を受けることはないので、 アバランシェ-フィ ードバック-ループを形成するトリガとなる事はない。従って、 境界条件として、

> $P_{0}(0) = 0$ (2-26) $P_h(W) = 0$

(2-27)

を得る。また、(2-24)、(2-25)式を逐次計算する際に必要となる電子および正 孔のイオン化率α(X)、β(X)は、印加逆バイアス電圧に応じた内部電界強度分 布があらかじめわかっていた場合、

> $\alpha = 3.8 \times 10^{6} \cdot \exp(-1.75 \times 10^{6}/E)$ (2-28)

> $\beta = 2.25 \times 10^7 \cdot \exp(-3.26 \times 10^6 / E)$ (2-29)

の式を用いて導出する事が可能である⁸⁻¹⁵⁾。実際に計算を行なうに当たっては、 まず、 P_h(0)=t (0≤t≤1)を仮定し、境界条件 P_a(0)=0とα(0)、β(0)を用 いて空乏層内の位置dXにおけるP。(dX)、 Pぃ(dX)を求める。 つづいて位置dXに おける P。(dX)、 P₁(dX)、 α(dX)、 β(dX)を用いて位置2dXにおける P。(2dX)、 Pぃ(2dX)を求める。この一連の計算を空乏層端の位置Wまで行い、 tの値を変化 させながら、最終的にPh(W)=0に収束するまで計算を繰り返す。これにより与 えられた印加逆バイアス電圧に対する空乏層内の位置Xの P。(X)、 P、(X)を求め ることができる。

この様な手順により求められたn⁺p型APDの電子および正孔がアバランシ ェを生じる確率の空乏層内位置依存性を図2-10に示す。図において、空乏 層内の位置Xは空乏層幅Wにより規格化して示した。 n * p 型階段接合の n * 層の 不純物濃度はN_D=1×10¹⁸(cm⁻³)、 p層の不純物濃度はN_A=2×10¹⁶(cm⁻³)とし た。接合位置は表面n⁺層から0.7µmに位置しており、基板側p層との濃度差 が100倍程度あるため、空乏層端から接合面までの距離Xjuncは(Xjunc/W)=10⁻³ であった。計算上でのブレークダウン電圧ⅤBは、空乏層内に位置X=0から注入 される正孔、 位置X=Wから注入される電子がアバランシェ-フィードバック-ルー プを形成するトリガとなる確率がゼロになる条件、 P。(W)=P h(0)=0から求めた

-40-



図 2 - 10 空乏層の各位置における アバランシェ-フィードバック-ループのトリガ確率

結果、 V₈=37.2(V)を得た。APDに印加する逆バイアス電圧をブレークダウン 電圧 V₈以上0.1(V)、1(V)、10(V)と増加させるにつれて、空乏層内部の電界も 大きくなる。対応する空乏層内部の最大電界は4.7×10⁵、4.8×10⁵、5.3×10⁵ (V/cm)となる。電子がトリガとなる確率P。(X)は電子がP層基板から空乏層に 注入された場合に最大値をとる。従って、8000Å程度の長い波長を持った入射 光はその吸収係数が10³(1/cm)あるためその82%がP層の拡散長(約100 µ m)内 において吸収され、空乏層に対しては電子注入を行なう。逆に4000Å程度の短 い波長を持った入射光はその吸収係数が8×10⁴(1/cm)あるため表面 n⁺において その99.6%が吸収され空乏層に対しては正孔注入を行なう事になる。空乏層に 注入された電荷はそれぞれの逆バイアス電圧に対し図に示したP。(W)、 P_h(0) の確率をもってアバランシェを生じる事となる。

ブレークダウン電圧以上の印加逆バイアス電圧に対するP。(W)およびPh(0) の値の変化を図2-11に示す。逆バイアス電圧を大きくするとともにn⁺P型 APDの空乏層にP層側から注入された電子およびn⁺層側から注入された正孔 がアバランシェ-フィードバック-ループのトリガとなる確率は大きくなるが、 式(2-23)、(2-24)からもわかるようにその大きさは電子および正孔のイオン化 率に依存している。印加逆バイアス電圧を10(V)以上に上げていくと最終的には P。(W)=Ph(0)=1となる事が予想される。従って、1フレーム期間中にフォトン の入射が1個以下となるような極微弱な光量域においては、フォトンカウンテ ィングに用いることが可能となる。またこの場合の出力電荷量の大きさを決定 するファクターを次に考える。

いったんアバランシェ増倍がトリガされると電荷蓄積期間中にアバランシェ 増倍により生成された信号電荷はAPDの接合容量部分に蓄積され、その蓄積 量に応じて空乏層幅が縮まり、結果として空乏層に印加されていた逆バイアス は減少し、増倍利得は自己抑制(self-quenching)される。このフィードバック -ループ内のアバランシェの継続は印加逆バイアスがプレークダウン電圧よりも わずかに下回った時、正孔によるアバランシェは生じにくい状態となり消滅し、 これ以降正孔によるアバランシェは継続されない。この、アバランシェフィー ドバックループが形成される直前の時刻をt=tsaとする、この時APDに印加 されていた逆バイアス電圧はアバランシェが始まる前であるからV=Vaである。 また、アバランシェ-フィードバック-ループが消滅する時刻をt=toaとすれば、 その時APDに印加されていた逆バイアス電圧は直流プレークダウン電圧より 僅かに小さいが、簡単のためV=Vsであるとする。蓄積信号電荷量Qsioは、 蓄積期間開始時刻t=tobを教了時刻t=tsまでに空乏層中に流れた電流の積

-42-



図2-11 アバランシェ-フィードバック-ループのトリガとなる 確率の逆バイアス電圧依存性

分として表わすことができるので、

$Q_{sig} = \int_{t_0}^{t_s} i_a dt = \int_{t_{sa}}^{t_{ea}} i_a dt$	(2-30)
$= \int_{V_{\theta}}^{V_{B}} C_{\theta} d V$	(2-31)
$= C_{\theta} (V_{\theta} - V_{\theta})$	(2-32)

と表される。ここで、1°、 C°、 V°、 V°はそれぞれ蓄積期間中にアバランシ ェ増倍により発生した電流、蓄積容量、リセット電圧およびブレークダウン電 圧を示す。このアバランシェ-フィードバック-ループが形成される時間はアバ ランシェの生じる電界強度10⁵(V/cm)以上の領域において電子、正孔ともにドリ フト速度は1×10⁷(cm/sec)のオーダーである⁷⁾ので、空乏層幅が約1(µm)ある と仮定した場合、空乏層を横切るのに最大1×10⁻¹¹(sec)要すると考えられる。 アバランシェ現象における平均自由行程は500-1000Åであることから⁶⁾、空乏 層を横切る間にアバランシェによる増倍が10-20回生じると考えられる。この結 果、2×10⁻¹¹(sec)で10³-10⁶個の電荷、4×10⁻¹¹(sec)では10⁶-10¹²個の電荷が 生成されるものと考えて差し支えない。APDの蓄積容量を10(pF)のオーダー とし、ブレークダウン電圧V°を30(V)、蓄積期間初期の印加逆バイアス電圧V °を35(V)とすれば、アバランシェ-フィードバック-ループが消滅する時点にお いて3×10⁸個のアバランシェ増倍電荷が発生したはずであり、それに要する時 間は4×10⁻¹¹(sec)程度の非常に短じかい時間であると考えられる。誤差は最大 に考慮した場合でも±2オーダーであると考えてよい。

入射光により励起された電荷あるいは暗電流がアバランシェ-フィードバック -ループが形成されている10⁻¹¹(sec)オーダー程度の期間中に空乏層中に注入さ れた場合にはアバランシェ-フィードバック-ループの中で発生した電荷と区別 がつかなくなり、出力には影響を与えることはない。また、アバランシェ-フィ ードバック-ループ消滅後から蓄積期間終了時までに空乏層に注入された電荷は、 (2-16)式で示されたブレークダウン電圧以下の増倍に準じた出力を重畳するも のと考えられる。

また、逆に蓄積期間中にアバランシェがトリガされない場合には、その出力 電荷量はゼロとなり、蓄積期間中を通じてAPDにはVB以上の蓄積期間初期の 逆バイアス電圧が印加されたままの状態を保つと考えられる。

以上のように、 V₈以上の動作領域では極微弱な入射光に対してフォトン-カ ウンティング的な2値化されたデジタル出力を期待することができる。また、 その1回あたりの出力電荷量は蓄積容量と逆バイアス電圧により決まる値を示

2.5 結言

す。

従来の固体撮像素子の高感度化を図るためにAPDを光電変換部に採用し、 電荷蓄積動作で用いることを提案した。その電荷蓄積動作を直流ブレークダウ ン電圧V_B以下の領域とV_B以上の動作領域に分けて解析した。

ブレークダウン電圧以下の動作領域においては、増倍利得Mと逆バイアス電 圧Vの関係を表わすMillerの直流バイアス特性式を拡張、入射光量に対する出 力電荷量を与える式を導出した。その結果、蓄積期間中の増倍利得が蓄積電荷 量により自己抑制されるAPDの電荷蓄積動作においても、内部増倍利得を持 たない従来の固体撮像素子と同様に、光量-時間積に対して出力は蓄積期間初期 にAPDに印加される逆バイアス電圧で一意に決定される一本の出力曲線で表 されることが明らかとなった。さらに、入射光量が少ないあるいは初期増倍利 得が小さい場合には光電変換特性の傾きを示すアは1の値を、入射光量が多いあ るいは初期増倍利得が大きい場合にはアは1/2の値を示す事を示した。また、光 電変換特性の傾きアが1の値をとる領域では出力は主に初期増倍利得の大きさに 比例し、アが1/2の値をとる領域では出力は主に初期増倍利得の大きさに 比例し、アが1/2の値をとる領域では主に蓄積容量の大きさC®の平方根に比例 すること、また、この動作では入射光量の変化に対し出力はその平方根に比例 するので出力雑音レベルを等しいと仮定すると取り扱い可能な入射光量範囲を 2倍に拡張する事が可能となる。従って、従来の固体撮像素子よりも広い入射 光量範囲を持った固体撮像素子の実現が期待できる。

プレークダウン電圧以上の領域においては、極微弱な入射光量のもとでフォ トンにより励起された電荷がアバランシェ-フィードバック-ループ形成のトリ ガとなる確率をW.G.Oldhamの提案した差分方程式を用いて求めた。この確率は 電子および正孔のイオン化率の大きさに依存しており、空乏層内部の電界強度 が大きくなると電子および正孔のイオン化率の大きさも上昇し、アバランシェ -フィードバック-ループのトリガとなる確率は最終的には1となる。極微弱な 入射光に対してはフォトン-カウンティング的な2値化されたデジタル出力を期 待することができること、さらに、その1回あたりの出力電荷量は蓄積容量と 逆バイアス電圧により決まる値を示すことを明らかにした。

-45-

参考文献

- 1)G.P.Wecker, "Operation of p-n junction photo-detectors in a photon flux integrating mode," IEEE J.Solid-State Circuits, SC-2, p.65-73, 1967
- 2) 菰淵、森本、安藤: "自己抑制型アバランシェホトダイオードの撮像デバイ スへの応用"信学技報 ED86-87 PP.47-52
- 3)S.L.Miller:" Avalanche Breakdown in Germanium," Phys. Rev. vol.99, num.4, 15, pp.1234-124, 1955
- 4)W.G.Oldham, R.R.Samuelson, and P.Antognetti, "Triggering Phenomena in Avalanche Diodes," IEEE Trans. Electron Devices, vol. ED-19, pp.1056 -1060, 1972
- 5)J.L.Moll, Physics of Semiconductors, McGraw-Hill, 1964
- 6)米津: "光通信工学-発光·受光素子"工学図書
- 7) S.M.Sze, Physics of Semiconductor Devices, Wiley-Interscience, New York, 1981.
- 8) 菰淵: "アバランシェ増幅型光センサーの電荷蓄積動作シミュレーション"、 静岡大学科研報告第10号PP.39-47(1989)
- 9)J.L.Moll and R. van Overstraeten,"Charge multiplication in silicon p-n junctions" Solid-State Electronics, vol.6, pp.147-157, 1963
- 10)P.A.Wolff "Theory of electron multiplication in silicon and germanium" Phys.Rev.95,1415,1954
- 11)C.A.Lee, R.A.Logan, R.L.Bardorf, J.J.Kleimack and W.Wiegmann, "Ionization rates of holes and electrons in silicon" Phys. Rev. 134, 761,1964
- 12)W.N.Grant "Electron and hole ionization rates in epitaxial silicon at high electric fields" Solid-State Electronics vol.16 1189-1203 1973
- 13)M.H.Woods, W.C.Johnson, M.A.Lampert, "Use of a schottky barrier to measure impact ionization coefficients in semiconductors" Solid-State Electronics, vol.16, pp.381-394, 1973
- 14)G.A.Baraff, "Distribution functions and ionization rates for hot electron in semi-conductors" Phys.Rev.128, pp.2507, 1962

-46-

15)G.A.Baraff, "Maximum anisotropy approximation for caluculating electron distributions; Application to high field transport in semiconductors" Phys.Rev.133,A26, 1964

第3章 デュアルゲート型デバイス構造

3.1 緒言

第2章ではAPDを電荷蓄積動作で用いた場合の光電変換特性の理論的解析 ブレークダウン電圧V₈以下の動作領域とブレークダウン電圧V₈以上の動作領 域に分けて行なった。その結果、理論的にはフォトン-カウンティング-レベル から市販されている固体撮像素子で扱う光量範囲までの画像の撮像が可能な増 幅型固体撮像素子の実現が期待できる事を明らかにした。

しかしながら、第1章で説明したように従来の素子構成を持つ固体撮像素子 の光電変換部であるフォトダイオード(PD)をアバランシェ-フォトダイオード (APD)で置き換えた場合には、読み出しゲート電極とフォトダイオード間の 結合容量Cosの影響により電荷蓄積期間中に大きな増倍利得を利用することは 困難となる。この問題を解決するためには、蓄積期間中にアバランシェ増倍を 受けた信号電荷だけを選択的に読み出すことのできる素子構成が必要となる。

本章では、蓄積期間中にアバランシェ増倍された信号電荷だけを選択的に読 み出すことができる素子構造として、APDと読み出しゲート電極の間にスイ ッチング・ゲート電極と読み出し電荷蓄積用キャパシタンスを設けたデュアルゲ ート型構造を提案する。提案したデュアルゲート型素子構造を用いてブレーク ダウン電圧VB以下の動作領域からブレークダウン電圧VB以上の動作領域に渡 ってその光電変換特性の測定を行ない、第2章で導出した解析結果と比較し、 その蓄積容量、蓄積期間初期の増倍利得の出力に与える影響を明らかにする。

3. 2 デュアルゲート型デバイスの動作原理

A. 画素構成および動作原理

図3-1にデュアルゲート型素子構造¹¹をもつデバイスの構成例を示す。同 ー水平ライン上に配置された画素は垂直走査回路からのクロックφ₆₁、φ₆₂に より同時にアクセスされ、一斉に同じ電荷蓄積動作を行なう。次の水平ライン 上に位置する画素は垂直走査回路からのクロックφ₆₁'、φ₆₂'によりアクセス され、1水平走査期間だけ遅れた状態で同じ電荷蓄積動作を繰り返す。図3-2に1 画素の断面を示す。デュアルゲート型デバイスでは、APDをFETの ソース側に持つ基本的MOS型素子構造に加えて第2のゲートG2と、pn接 合の空乏層を利用した読み出し電荷蓄積用容量Csが新たに設けられている。こ のデュアルゲート型デバイスを用いて電荷蓄積動作を行なうための一連の操作 を図3-3に示した駆動パルスおよび表面ポテンシャル図を用いて説明する。



図3-1 デバイスの構成例



図3-2 1画素の断面図





図3-3 駆動パルスおよび表面ポテンシャル図

まず、リセット動作として、G1、G2に同じ電圧V。を加え、ゲート下のポテ ンシャルを共に(VョーVェ)の値まで上げる。ここで、 Vェはゲートのスレッショ ールド電圧である。この操作によりAPDの空乏層容量と読み出し電荷蓄積用 容量Csに蓄積されていた電荷はドレイン側に掃き出され、APDの電位はゲー ト下と同じ(V_a-V_t)で平衡に達する(図3-3(A))。続く電荷蓄積期間内にお いては、G1に電圧V。を印加したまま、G2に印加していた電圧をオフする。 この操作によりAPDと読み出し電荷蓄積用容量C。は回路的に並列に接続され た状態となる(図3-3(B))。この電荷蓄積期間内にAPDに入射した光によ り励起された電荷はアバランシェ増倍を受け、 発生した信号電荷はAPDの空 乏層容量Саррと読み出し電荷蓄積用容量С。の2ヶ所にそれぞれの容量に比例 して蓄積される。蓄積期間が終了するとG1に印加されていた電圧はオフされ、 それ以降APDに入射した光によりアバランシェが生じても、 発生した電荷は Csに流れ込む事はない(図3-3(C))。この状態でG2に電圧Vsを印加する と、Csに蓄積されていた信号電荷だけが出力信号電荷として外部回路に読み出 される(図3-3(D))。読み出し電荷蓄積用容量C。に蓄積されていた信号電荷 を読み出した後、一定の時間をおき(図3-3(E))、APDの空乏層容量に残 された不要電荷は水平転送部に入力される前に設けられている不要電荷掃き出 し用のリセットFETを通じて基板に捨てる(図3-3(A))。この一連の操作 を行なうことにより、読み出し期間中に入射した光により励起された電荷がア バランシェ増倍を受け、蓄積期間中の信号電荷に重畳されて出力されるという 問題は解決できる。

3.3 デュアルゲート型デバイスの光電変換特性

A. 測定装置および使用したAPDの特性

実験に用いたデュアルゲート型デバイスのAPDはブレークダウン電圧 V_B以下からブレークダウン電圧 V_B以上の高い電圧で動作させることが必要である。 この場合、1画素の暗電流は極力低く抑え、光励起された信号電荷のみをアバ ランシェ増倍する事が必要となる。そこで、暗電流を低く抑えるために、図3 に示すクライオスタット(冷却用真空容器)を用いて素子を液体窒素温度 に冷却し、電荷蓄積動作の実験を行なった。素子を液体窒素温度(=77k)まで冷 却すると、Siの電子および正孔が単位距離走行する間にアバランシェを生じ る確率を示すイオン化率は常温時のそれよりも大きくなるので、常温で約100(V)であったAPDのブレークダウン電圧は、25(V)程度まで下げることが可能と なった。これにより、ブレークダウン電圧以上の動作実験もゲート用FETに

-52-



図3-4 クライオスタット(冷却用真空容器)図

市販の個別素子を用いて行なうことができるようになった。図3-5に実験に 用いた1画素の構成を示す。実験には常温においてその印加逆バイアス電圧を 0.9·V Bとした時に、暗電流が0.42(nA/cm²)ある市販のAPD(浜松ホトニクス 社製 S2381)を用いた。使用したAPDの最大感度は波長8000 Å 付近にあるので、 光源にはそれに近いピーク波長7000ÅをもつLEDを用いた。APDへの入射 光強度はニュートラル-デンシティ-フィルター(NDフィルター: 東芝ガラス株 式会社製ND-1、10)とLEDを流れる電流量を制限するためのアッティネータ ーを組み合わせて調節した。図3-6にはアッティネーターを用いてLEDに 流す電流量ⅠμεDを調整した時の、APD受光面での入射光強度の波長分布特性 を示す。入射光強度の波長分布特性はLEDからの光を分光器(リツー応用光 学MC-20N: グレーティング型モノクロメーター)に通し、各波長に対する量子 効率があらかじめ測定されている標準フォトセルで受光することにより求めた。 この入射光強度を求めるに際しては、 LEDの発光端面からクライオスタット に挿入したAPDの受光面までの距離が41.5(mm)あることを考慮してある。図 に示すようにアッティネーターを用いることにより入射光強度を×1、×0.7、 ×0.5、×0.4、×0.2、×0.1と調節できる。ただし、LEDに流れる電流量が 4(mA)以上となった場合には、ピーク波長は徐々に長波長側にずれるため、入射 光強度を正確に調節することは困難となる。そこで、LEDに流す電流の最大 値は3(mA)以下に抑えた。さらに入射光量をオーダー単位で調整するためにND フィルターを用いた。図3=2には2種類のNDフィルターを用いて減光した 際のLEDの波長分布特性を示す。NDフィルターを使用した場合でも光強度 の波長分布は影響を受けないことが確認できる。波長7000Åの光に対して、 ND -1フィルターの透過率は1%、ND-10フィルターの透過率は9.8%を示した。フィル ターを組み合わせることにより透過率を掛け合わせることができる。 実験では、 ND-10フィルターを1枚、 ND-1フィルターを2枚、 合計3枚のフィルターを組み 合わせることによりAPDに入射する光を最大約10-5倍まで減衰させた。

このようにアッティネーターで電流を調整されたLEDから発せられた光は フィルターでさらに減光され、クライオスタットに設けられた入射窓を通して デバイスに照射される。クライオスタット内は真空に引かれており、入射窓か らAPD周辺にかけては空気中の水蒸気の氷結化による入射光の減光および散 乱は生じることはない。従って、APDに対しては安定した光照射が可能とな っている。測定回路のブロック図を図3-8に示す。 前述のクライオスタット (cold chamber)に封入されたテストデバイスの2つのゲートにはリンギングや オーバーシュートを抑えた駆動パルスφ G1、 φ G2が印加される。蓄積期間中に



図3-5 実験に用いた1 画素の構成



図3-6 APD受光面での入射光強度の波長分布特性



図3-7 NDフィルターの減光特性



図3-8 測定回路のブロック図

発生した信号電荷の出力は、 積分器を通じて積分することにより信号電荷量に 比例した出力信号電圧に変換され、オシロスコープ画面上で測定される。また、 この信号電圧はコンパレーターを通じて2値化され、 後段のイベントカウンタ ーにて単位フレーム当りの出力イベント数として計数できる。 図3 = 8 では、 LEDを光源とする照射光の経路の記入は省略してある。 図3 = 9 に出力電荷 量-出力電圧変換用の積分器の回路図を示す。 APDの負荷抵抗R」には100(KΩ)、積分器の入力抵抗Rinには10(KΩ)、 蓄積容量Cstには出力信号電荷量に応 じて470(pF)と4700(pF)を用いた。 積分後の出力信号電圧はLF398を用いてサン プル&ホールドされたのち、 前述のように信号電圧Vsioとしてオシロスコープ 画面上で読み取られる。測定素子からの読み出し信号電荷Qoutは変換式、

$$Q_{out} = V_{sig} \cdot C_{st} \cdot \frac{R_{in}}{R_{L}}$$
(3-1)

を用いて求める事ができる。

使用したAPDの直流逆バイアス電圧と光電流の関係を図3 = 1 0 に示す。 波長3500Åならびに波長7000Åの光の光源にはキセノン-ランプをもつスペクト ロ-フォトメータ(島津製作所QR-50)を用いた。光量調節には前述のNDフィル ターを用いた。実験に用いた7000Åの単一波長の光強度を標準フォトセルを用 いて測定したところ、3×10⁻⁹(W)、3×10⁻¹⁸(W)、3×10⁻¹¹(W)の値を得た。入 射光強度を1桁減少させた場合、光電流特性を表わす曲線はほぼ同じ形状を保 ったまま1桁小さな値を示した。波長3500Åの光強度は、APDの逆バイアス 電圧を10(V)とした時の波長7000Åの光に対する出力電流値に一致するように調 節した。求めた測定値を(2-13)式に代入し、フィッティングを行うことにより 求めたn値を表3 = 1 に示す。

表 3 – 1 n 値

7.81.1// 24	. 262	n	値
人射尤夠	以及	3500Å	7000Å
3 × 10 ⁻⁹	(W)	5.9	2.2
3×10^{-10}	(W)	6.1	2.2
3×10^{-11}	(₩)	6.3	3.4

この2つの波長の光による光電流特性には大きな相違が見られる。以下の実験 では、入射波長として7000Åを用いたので、光電変換特性の解析にはn値とし



図3-9 出力電荷量-出力電圧変換用の積分器



図3-10 使用したAPDの直流バイアス特性

て2.2を用いた。図3-111 に使用したAPDの空乏層容量の逆バイアス電圧依存性を示す。測定にはC-Vメータ(三和無線製キャパシタンス-コンダクタンスメータ:MI-391)を用いた。APDに直流ブレークダウン電圧26.5(V)の逆バイアス電圧を印加した時の空乏層容量は19(pF)であった。

B. ブレークダウン電圧以下の動作領域の特性^{1,2}

デュアルゲート型素子の光電変換特性の測定に用いた蓄積時間は、現行のT V規格(NTSC)の1フレームに相当する30(msec)に設定した。図3-1でも示し たように、本素子の信号電荷の読み出しは同一水平ライン上に位置する画素か ら一斉に行なわれるので、1画素の信号電荷の読み出しは最大でも1水平走査 期間T_H=63.5(μsec)内に完了することが必要となる。1画素のドレイン端に接 続した読み出し用の負荷抵抗R_Lに100(KΩ)を用いたときには、1回の読み出し 期間内に蓄積信号電荷の読み出しを終了するために、APD並びに読み出し信 号電荷蓄積用容量Csの合計値C₂(=C_{APD}+Cs)が、

 $C_{\theta} < \frac{T_{H}}{R_{L}}$ (3-2)

の条件を満足する必要がある。必然的にC®の大きさは635(pF)以下の値に制限 される。一方、リセット時に不要電荷としてAPDに蓄積されていた電荷がド レインを通じて外部に捨てられるので、CAPDとC®の比をおおきく取り、全蓄 積信号電荷のうち読み出し可能な信号電荷の割合が多くできることが好ましい。 図3 1111に示したように、APDに26.5(V)の逆バイアス電圧を印加した時の 空乏層容量は19(pF)であったので、全蓄積電荷量の内90%以上が読み出される ものとすれば、読み出し電荷蓄積用キャパシタの容量として171(pF)以上が必要 となる。以上の事からC®として許容される大きさの範囲は、171(pF)<C®<635 (pF)となる。そこで、実験にはC®として220(pF)の大きさを選択した。

図 3 --- 1 2 に光電変換特性の実験結果を示す。APDの蓄積期間初期の増倍 利得はゲート電圧を-10(V)から-30.8(V)まで変化させることにより変化させた。 ゲート電圧-10(V)は増倍利得1の場合に相当する。ゲート電圧-29、-30.6(V)の ときの光電変換特性は約10⁻⁹(W)以下の入射光量において傾きY=1を示した。ま た、ゲート電圧が-30.8(V)の場合には入射光量10⁻¹¹(W)以下ではY=1を示すが、 10⁻¹¹(W)から10⁻⁸(W)にかけて傾きはY=1/2を示した。この実験結果は、第2章 の近似式(2-18)、(2-19)式で導出した光電変換特性の傾きと同じ値を示してい る。

-62-



図 3 - 1 1 使用した A P D の C - V 特性



図3-12 光電変換特性

さらに、実験結果と(2-17)式の解析結果との比較を行なうため実験に用いた APDの量子効率 ッを求めた。ゲート電極に-10(V)の直流電圧を印加した場合、 APDにはアバランシェ増倍が生じるよりも小さな直流逆バイアス電圧が印加 される。この状態においてAPDに光を照射し、得られた出力電流をあらかじ め量子効率のわかっている標準フォトセルの出力電流と比較することによりA PDの量子効率を求めることができる。その結果、量子効率 ッ=0.6の値を得た。 この量子効率の値を(2-17)式に代入し、実験結果と定量的に一致する蓄積期間 初期の増倍利得 M oを求めた。ただし、実際の出力信号電荷量 Qourtは、APD の空乏層容量 Capp と Csの両方に分配され蓄積されているため、次式による換 算を行なった。

$$Q_{OUT} = \frac{C_{S}}{C_{APD} + C_{S}} \cdot Q_{S}$$
(3-3)

(2-17)、(3-3)式を用いて出力信号電荷量Qourを実験結果にフィッティングさ せたところ、ゲート電圧-30.8、-30.6、-29、-10(V)に対応する初期増倍利得と して900、70、12、1の値を得た。

計算ではさらに蓄積期間初期の増倍利得 Moを10⁴、10⁵とした場合の光電変換 特性も併せて図示した。ゲート電圧を Vo=-30.6、-30.8(V)と上昇させるに連 れ、より低照度側に受光範囲が延びる事が確認できる。また、 γ = 1/2の光電変 換特性を示す動作領域では蓄積期間初期の逆バイアス電圧の大きさに関わらず 1本の特性曲線で表わされることが、実験結果ならびに Mo=10⁴、10⁵とした場 合の計算結果からも確認できる。

次にCsの大きさが出力信号電荷量に与える影響を調べた。結果を図 3 - 1 3 に示す。読み出し信号電荷蓄積用容量Csとして510、220、51、10(pF)を用いた。 それぞれの読み出し信号電荷蓄積用容量Csに対する出力特性を(2-17)式と(3-3)式を用いて計算しその結果を実線で示した。ゲート電圧Vg=-30.6(V)時の蓄 積期間初期の増倍利得Mgは先ほどのフィッティングの結果からMg=70とした。 光電変換特性の傾きγが1/2の値を示す動作領域では、出力信号電荷量Qourtは、 (2-18)、(3-3)式から、

 $Q_{\text{OUT}} = \frac{C_s}{C_{\text{APD}} + C_s} \cdot \left[\frac{2}{n} \cdot (C_{\text{APD}} + C_s) \cdot V_{\text{B}} \cdot q \cdot \eta \cdot n_p \cdot t_s\right]^{1/2} \quad (3-4)$

と表わされる。この特性近似式から、一定の光量-時間積 n_p·t_sに対する出力 QourがCsの大きさにのみに依存し、初期増倍利得の大きさには依存しない事 がわかる。γ=1/2の非直線領域においては出力信号電荷量はほぼCsの平方根に



図3-13 光電変換特性の蓄積容量依存性

比例していることは実験結果とも一致する。しかしながら、 Cs=51、10(pF)で は測定値と計算値にずれが生じている。この原因としては、入射光量が多くな り 蓄 積電 荷 量が 増 加 す ると、 APDの 印 加 逆 バイアス 電圧が 減少 し、 それとと もに(3-4)式の空乏層容量Сары(V)が増大することにより、読み出し電荷として 利用できない不要電荷量の出力信号電荷量に対する割合が増大し、出力信号電 荷量QのUTは減少することが考えられる。蓄積期間初期にブレークダウン電圧付 近の逆バイアスをAPDに印加したときのAPDの空乏層容量はCapp=19(pF)、 出力電荷量が2×10°個のときAPDの空乏層容量の変化は図3-11から約2(pF)となる。さらに、正確には信号電荷はAPDの空乏層容量とゲート下のチャ ネル部分と読み出し電荷蓄積用容量の3ヶ所に分けて蓄積されている。このゲ ート下の容量は約2(pF)ある。ゲートがオフすると同時にゲート下の容量に蓄積 されていた電荷のうち約半分はAPD側に分配される。Csが小さいほどこの分 配電荷量が出力に与える影響は大きい。これらの事を考慮すれば、 Cs=10(pF) の場合その約10%が、またCs=50(pF)の場合その約5%が理論値との誤差として生 じることになる。従って、蓄積電荷量が大きくなればなるほど実験値と理論値 の出力信号電荷量のずれは大きくなる。このように読み出すことのできない電 荷により光電変換特性の傾きを示すγ値が1/2からずれると、外部の逆対数回路 においてγ=1の特性にデモジュレーションした場合、 信号の直線性が損なわれ ることになる。 γ値が1/2の特性を保つには、 С sはAPDの空乏層容量С գρυよ りも最低10倍は必要であることがわかる。

C. ブレークダウン電圧以上の動作領域の特性^{1、2)}

第2章で述べたように、直流におけるAPDのブレークダウン電圧VBとはア バランシェ-フィードバック-ループが空乏層内に形成されるのに要する逆バイ アスの最小電圧である。電荷蓄積動作においても、同様に定義される。このブ レークダウン電圧以上の動作領域では光励起された1個の電荷でアバランシェ -フィードバック-ループがトリガされる。

デュアルゲート型素子構造では2つのゲートに充分大きな駆動パルスを印加 することによりAPDにブレークダウン電圧VB以上の逆バイアス電圧を印加し、 蓄積期間中にも高い増倍利得を利用することができる。

本実験には図 3 8 で示した測定装置のうち積分器からの出力をコンパレー ターを通じて2値化し、一定の閾値以上の出力が得られる回数を後段のユニバ ーサル-カウンタ(タケダ理研TR-5151)にて計数する。具体的には1024回の蓄積 期間からの出力のうちコンパレーターを通過した出力の数を計数する。電荷蓄 積期間中のAPDの電位変化はAPDの動作に影響を与えない高い入力抵抗を 持った絶縁ゲート型のFETソースホロアを用いてオシロスコープ画面上でモ ニターする。

図3 単 1 4 にブレークダウン電圧以上の動作領域(ゲート電圧 Vo=-32.3(V)) の連続する24フレーム期間の出力を入射光量を変えて示す。写真には積分器を 通過した直後の出力波形を示す。 使用したAPDの直流ブレークダウン電圧 VBに相当するゲート電圧はVo=-31(V)であった。したがって、APDにはブ レークダウン電圧以上1.3(V)の逆バイアス電圧が印加されることになる。写真 で示した出力電圧 Vsigの大きさは(3-1)式で示した様に素子からの出力信号電 荷量 Qourの大きさに対応しており両者は、

 $Q_{0UT} = V_{sig} \cdot 470 (pF) \cdot \frac{10(K\Omega)}{100(K\Omega)}$

(3-1')

の関係を持つ。各フレーム毎に得られる出力電圧 V_{sio}は、その入射光量レベル が10⁻¹⁴(W)程度までは入射光量の減少と共に小さくなってゆくが、10⁻¹⁶(W)以 下になると、出力信号電荷量は入射光量に無関係に一定値を保ったままでその 出力が現われるフレーム回数が光量に応じて減少するようになる。入射光をオ フした暗状態においても出力は観測されるが、その出力は光を照射した時と同 じ大きさを示した。このことは暗電流による電荷も光励起された電荷も同じア バランシェ増倍の過程を経るものであることを示している。

次に、10⁻¹⁶(W)以下の光を照射した時の蓄積期間中のAPD電位の変化を観 測した。結果を図3-15の上の写真に示す。下の輝線はリセット直後、上の 輝線はアバランシェ増倍が生じた後のAPDの電位を示す。第2章において示 したように、このアバランシェ-フイードバック-ループがトリガされてから消 減するまでに要する時間は10⁻¹¹(sec)程度と大変はやいものと計算されており、 写真でもほぼステップ関数的な急激な信号電荷の立ち上がりを見せている。ま た、リセット直後からアバランシェが発生するまでの時間の長さは、1フレー ム期間中に入射するフォトンの数が1個以下(入射光量は10⁻¹⁷W以下)ではラン ダムであり、1フレーム期間中にアバランシェを発生しないフレームも観測さ れた。しかし、入射光量の増加と共にアバランシェの生じる時刻はリセット直 後に近づいてゆく。この現象はフォトンにより励起された電荷がアバランシェ 増倍のトリガになるという考えで説明がつく。

下の図はリセット直後のAPDの電位とアバランシェが生じた後のAPDの 電位の変化をゲート電圧を変えて示したものである。ゲート電極に異なる逆バ

-68-



incident light power

 10^{-9} W

 10^{-10} w

10⁻¹⁴ w

 10^{-16} w

10⁻¹⁷ w

 $V_g = -32.3$ (V)

図3-14 V_B以上の動作領域での出力と入射光量の関係



図 3 - 1 5 V B以上の動作領域におけるAPD電位の変化

イアス電圧を印加した場合でも、いったんアバランシェ-フィードバック-ルー プがトリガされると、信号電荷形成後のAPDの電位は常に直流でのプレーク ダウン電圧 V₈(=26.5(V))に落ち着く。これはアバランシェ-フィードバック-ル ープの形成に関与していた電子および正孔の双方のアバランシェ衝突のうち正 孔による衝突が発生しにくくなり、アバランシェ-フィードバック-ループが消 滅したためと考えられる。従って、出力信号電荷量Qourは蓄積時間初期におい てAPDに印加されていた逆バイアス電圧を V₈とすると(2-32)式より、

$$Q_{0 UT} = \frac{C_s}{C_{APD} + C_s} \cdot (V_B - V_B)$$

$$(3-5)$$

と表わされる。

図 3 - 1 6 に入射光量の変化に対する連続した全1024フレームのうち出力が 観測されたフレーム数の割合(出力カウント率)の測定結果を示す。ただし、暗 状態において発生した出力カウント数は光を照射した場合の測定結果から除い てある。出力カウント率はAPDに印加する逆バイアス電圧を決定するゲート 電圧 V 。を‐31(V)から‐34.5(V)と大きくするにつれ急増するが、 ゲート電圧 V 。 =-34.5(V)で入射光量に対する出力カウント率は飽和する。この時、カウント 確率は約0.3であった。 一方、第2章で扱ったW.G.Oldhamの差分方程式をゲート 電圧 V 。= -34.5(V)の 場合に適用、 さらに入射 波長が7000 Å であることを考慮す れば、トリガ確率は0.81と計算される。実験結果は光を照射しない場合の暗状 態における出力のカウント数をダーク-カウント数として全出力カウント数から 除いて示してあるが、この時、フォトンによる出力カウント数の大部分がダー クカウント数を引算した際に除かれたものと考えられる。逆バイアス電圧を上 げるにつれ、ダーク-カウント数は増加する。このダーク-カウントの原因とな る暗電流の種類ならびに発生源に関しては第4章で総括的に取り扱う。入射光 量レベルを大きくしてゆけば、蓄積期間中に入射するフォトン数は平均1個を 越える。一度にアバランシェが生じるとAPDに印加していた逆バイアス電圧 はブレークダウン電圧以下に下がるので、それ以降入射したフォトンにより励 起された電荷がアバランシェ-フィードバック-ループを形成することはもはや 不可能である。従って、 この入射光量域ではもはや出力カウント数は入射フォ トン数に依存せず各フレーム毎に出力が得られるようになる。更に入射光量を 増やして行くと出力はブレークダウン電圧以下の光電変換特性を持った出力電 荷が加算されて出力されるようになる。この出力カウント数が飽和する光量レ ベルからブレークダウン電圧以下の光電変換特性を示しはじめる光量レベルの

-71-


図3-16 出力カウント率の入射光量依存性

範囲内では入射光量に対して出力が一定値を示したまま変化しない不感帯領域 となる。フォトン-カウンティング動作が可能な領域をより明るい入射光量に対 して用いる場合には蓄積期間を短く設定すれば良く、逆により暗い入射光量に 対しては蓄積時間を延長すれば良いことになる。

このフォトン-カウンティング動作による2値化された出力を1回の蓄積期間 に各画素に光が入射したか否かの判別に用い、これを多数回繰り返し積算する ことによりアナログ画像を得る事ができる。これが実用化できれば後段のノイ ズの影響を受けにくいデジタル的撮像が可能となる。

3. 4 結言

A P D に印加される逆バイアス電圧がブレークダウン電圧 V_B以下の領域から、 ブレークダウン電圧 V_B以上の領域まで広い範囲に渡り電荷蓄積動作が可能なデ ュアルゲート型素子構成を提案し、この素子構成により得られる光電変換特性 の特徴を明らかにした。ブレークダウン電圧以下の動作領域では、理論で示し た通り光電変換特性の傾き γ 値が 1 及び 1/2の領域が存在し、γ=1 は初期増倍 利得の大きさに比例した出力を、γ=1/2の特性を持つ領域は広い受光範囲を持 ちその出力電荷量の大きさはデュアルゲート型素子を構成する読み出し用信号 電荷蓄積容量 C_S^{1/2}の大きさに比例することを確認した。

しかしながら、APDの空乏層容量が読み出し電荷蓄積用容量に比べて無視 できない大きさになるとAPDの蓄積電荷量が多くなるとAPDに読み残され る不要電荷量が増大し、 γ=1/2の特性曲線からのずれが生じる。この様なずれ が生じた場合は、外部読み出し回路での逆対数変換回路によるデモジュレーシ ヨン操作後に得られる出力の直線性は劣化する。読み出し信号電荷蓄積用容量 は与えられた読み出し期間内で動作が終了する範囲内でAPDの空乏層容量に 対して大きく設定しておく必要がある。

一方、ブレークダウン電圧以上の動作領域では、1フレームあたり1個以下 のフォトン入射に対し、フォトン-カウンティングによる出力が得られることを 示した。この動作領域においては、1回の蓄積期間においては、各画素に光が 入射したか否かを2値で判別し、これを多数回繰り返し積算しアナログ画像を 得ることで、フォトン-カウンティングによる固体撮像素子の実現が期待できる。 これは、後段のノイズの影響を受けない新しい撮像方法である。

-73-

参考文献

1)H.Komobuchi, T.Ando,:"A Novel High-Gain Image-Sensor Cell Based on Si p-n APD in Charge Storage Mode of Operation," IEEE Transactions

on Electron Devices (to be publised)

- 2) 菰淵、森本、安藤: "アバランシェ·ホトダイオードの電荷蓄積動作"
 TV学会技術報告 ED-1003, PP.43-48
- 3) 菰淵、木下、安藤: "アバランシェ増倍型センサーの動作モード" TV学会技術報告 ED88-17, PP.49-54
- 4)W.G.Oldham, R.R.Samuelson, and P.Antognetti,"Triggering Phenomena in Avalanche Diodes," IEEE Trans. Electron Devices, vol. ED-19, pp.1056 -1060, 1972
- 5) S.M.Sze, Phisics of Semiconductor Devices, Wiley-Interscience, New York, 1981.

6)J.L.Moll, Physics of Semiconductors, McGraw-Hill, 1964

第4章 キャパシタンス-カップリング型デバイス構造

4.1 緒言

本章では、基本的MOS型固体撮像素子のソース側のAPDに対し直列に設 けたキャパシタンス-カップリング型デバイス構造を提案する¹¹。提案したキャ パシタンス-カップリング型構造を用いる事により、読み出し期間中にはゲート 下のチャネルを通じてアバランシェ電圧以下の読み出し電圧を、電荷蓄積期間 中にはキャパシタを介してAPDには充分な大きさの蓄積パルス電圧を印加す ることが可能となる。その結果、読み出し期間中には入射した光によるアバラ ンシェ増倍の発生を避けることができる。

さらに、提案した構造では、蓄積期間中のAPDに読み出し電圧と蓄積パル ス電圧の2つが加算して印加されるため、素子を駆動するために用いる個々の 電源電圧は低くて済むという特長を持つ。

まず、キャパシタンス-カップリング型構造の動作原理について述べたあと、 その光電変換特性と暗電流を実験的に調べ、さらに増幅型固体撮像素子として 適した構造を持つための設計指針を明らかにする。

4.2 キャパシタンス-カップリング型デバイスの動作原理

A. 画素構成および動作原理

図4 1に、提案したキャパシタンス-カップリング型素子構造をもつデバイ スの構成例を示す。1水平ライン上に配置された画素は垂直走査回路からの駆 動パルスφco、読み出しパルスφoにより一斉に電荷蓄積動作を行なう。次の1 水平ライン上に位置する画素は1水平走査期間遅れて同じ電荷蓄積動作を開始 する。図4 2に、1画素の断面を示す。1画素は光電変換部であるAPDを FETのソース側に持つ基本的MOS型素子構造に加えて、APDに直列に結 合容量Coを接続した構成をとる。このキャパシタンス-カップリング型デバイ スを用いて電荷蓄積動作を行なう為の一連の操作手順を図4 3に示した駆動 パルス電圧および表面ポテンシャル図を用いて説明する。まず、リセット動作 としてゲート電極に垂直走査パルスに相当する電圧Voを加え、ゲート下の表面 ポテンシャルをVRESET(=Vo-Vt)の値まで上げる。ここで、Vtはスレッショ ールド電圧である。この操作によりAPD内の電荷はドレインを通じて外部に 掃き出され、APDの電位はゲート下と同じVRESETで平衡に達する(図4 3



図4-1 デバイスの構成例



図4-2 1画素の断面図



図4-3 駆動パルス波形および表面ポテンシャル図

次にゲート電極に印加していた電圧をオフするとAPDの一端は回路的に解放 状態となる(図4-3(B))。ゲートをオフした後、結合容量Ccを介して蓄積 パルス電圧Vaを加えると、APD両端に印加される逆バイアス電圧はVRESET から次式で与えられるVatに増加する(図4-3(C))。

)

$$V_{st} = \frac{C_c}{C_{APD} + C_c} \cdot V_a + V_{RESET}$$
(4-1)

この電荷蓄積期間のAPDに印加される逆バイアス電圧Vstがアバランシェ が生じる電圧に対し十分大きければ、APD内で光励起されたキャリアは、連 続的にアバランシェ衝突を起こし急速に増倍され、発生した信号電荷はAPD の空乏層容量Cappならびに結合容量Coに蓄積される。1フレーム時間後、結 合容量Co端に印加していた蓄積パルス電圧VoをオフするとAPDに印加され ていた逆バイアス電圧は、図4-3(D)で示すように、基準のVRESETに蓄積 電荷量に伴う電位変化分が重畳された値まで減少する。この状態では、APD はもはやアバランシェを生じることはできない。続いて、ゲート電極に読み出 しパルス電圧が印加されると、入射した光により1フレーム期間中に増倍-蓄積 された信号電荷量Qsioは、ドレインを通じて外部回路に読み出される(図4-3(E))。この読み出し期間中、APDには前述したようにアバランシェ増倍 が生じるよりも低い読み出し電圧が印加される。従って、この読み出し期間中 に入射する光によってはアバランシェ増倍電荷は生じない。

4.3 キャパシタンス-カップリング型デバイスの動作特性

A. 光電変換特性

キャパシタンス-カップリング型デバイスの実験もデュアルゲート型デバイス の実験と同様、ブレークダウン電圧V₆以下からブレークダウン電圧V₈以上の 高い電圧で動作させる事が必要となる。その為、1画素の暗電流は極力低く抑 え、光励起された電荷のみをアバランシェ増倍させる事が必要となる。そこで、 このデバイス構造による実験もまたクライオスタット(冷却用真空容器)を用い て素子を液体窒素温度に冷却した状態で行なった。実験にはデュアルゲート型 デバイスの実験に用いたものと同じタイプの市販APD(浜松ホトニクス社製 S2381)を使用した。また、光源にはビーク波長7000(Å)をもつLEDを用い、 その光量調節にはNDフィルター(東芝ガラス株式会社製ND-1、10)とLEDを 流れる電流量を制限するためのアッティネーターを組み合わせて行なった。

図4-1に示した様に同一水平ライン上に位置する素子は一斉に電荷蓄積動

作及び読み出し動作を行なうので、蓄積期間を与える蓄積パルスφcoの電圧印 加期間は現行のTVのNTSC規格と同じ1フレーム=30(msec)に設定した。また、 (4-1)式で示した様に駆動電圧Voのうち実効的にAPDに印加される電圧Vot の割合を大きくするには結合容量Ccを大きく設定すれば良いが、読み出し時に はCapDとCcが並列に接続されるので、読み出しに要する時間を短くするには Ccは小さい方がよいという逆の結果を招く。APDの空乏層容量が逆バイアス 電圧26(V)時に19(pF)であったことを考慮して、結合容量CcはCapDとほぼ同じ 値の20(pF)とした。ドレインに接続した負荷抵抗を100(kΩ)とした場合、読み 出し期間として最低4(μsec)は必要となる。そこで、ゲート電極に印加する読 み出しパルスφoの読み出し期間は以下の実験を通じて10(μsec)に設定した。

実際のAPDは、逆バイアス電圧の増加とともに空乏層容量が減少するので、 (4-1)式の通りにはならない。そこで、図4 # 4 に蓄積パルス電圧V。と実際に APDに印加される実効逆バイアス電圧VAPDの関係の測定結果を示す。APD の電位の測定には絶縁入力抵抗の高いFETソースホロア(unity gain)を用い オシロスコープ画面上で値を求めた。使用したAPDは図3 = 111に示したよ うなC-V特性を持つ。印加電圧が5(V)と小さいときの空乏層容量は27(PF)を示 した。印加電圧の増大とともにその空乏層容量は小さくなり、27(V)では19(PF) 程度となる。このため、蓄積パルス電圧Vaに対するAPDの実効電圧VAPDの 関係を示す曲線はやや下に凸となっている。読み出し時にゲート下のチャネル を通じて印加される電圧VRESETをパラメータに用いた。各曲線の間隔はこの読 み出し時において印加される電圧VRESETに相当している。

図4 5 にキャパシタンス-カップリング型デバイスの光電変換特性を示す。 ゲート電極に印加される読み出しパルスの電圧は-5(V)に設定し、結合容量Cc に印加する蓄積パルス電圧V。を変化させ蓄積期間初期にAPDに印加される逆 バイアス電圧VAPDを-5、-25.2、-25.6、-26.4、-27.5(V)とした。APDの電 位は高い絶縁入力抵抗をもつFETソースホロア(unity gain)を用いてオシロ スコープにてモニターした。ただし、プレークダウン電圧VBは-26(V)である。 ブレークダウン電圧以下の動作領域においては、デュアルゲート型同様、実験 結果は光電変換特性の傾きを示すγ値が1を示す領域と1/2を示す領域の存在が 確かめられた。理論式の計算には量子効率 ッとして0.6の値を用いた。実験結果 は理論式(2-17)から得られる計算結果と良い一致を見せた。ここで、デュアル ゲート型では読み出し電荷蓄積容量CsをCappの10倍以上とらなければ、読み 出し可能な電荷量が少なくなる事が問題であった。

-80-



図4-4 蓄積パルス電圧 V。とAPDの実効逆バイアス電圧 V д Р D



図 4-5 光電変換特性



図4-6 APDの表面ポテンシャル変化

入射光量の多い領域においては、蓄積信号電荷量により C APDの蓄積容量が大き くなり、読み出し信号電荷の割合の低下を招いた。この理由により、入射光量 が多くなるにつれ光電変換特性の γ =1/2の理論値からの逸脱が大きくなるとい う不都合が生じた。この事実は、蓄積容量を小さく、初期増倍利得を大きくす れば、低い入射光量から γ =1/2の動作領域を用いることができるという条件の 障害となった。しかし、キャパシタンス-カップリング型構造を用いれば、全蓄 積電荷量を読み出すことが可能であるために、蓄積容量 C APD が 19(pF)と小さい にも関わらず、10⁻⁸(W)の入射光量においても γ =1/2の光電変換の理論曲線から 逸脱が見られない。したがって、ブレークダウン電圧以下の領域で、低い入射 光量域から γ =1/2の動作領域を利用する場合には、デュアルゲート型よりもキ ャパシタンス-カップリング型の方が適していると言える。

ブレークダウン電圧以上の動作領域では、全256フレーム期間に得られた出力 を平均化した値を示した。この動作領域では入射光量範囲が10⁻¹²~10^{-1®}(w)程 度にかけて出力が一定値を示す不感領域が現われている。この入射光量域では 各蓄積期間中に1個以上のフォトンが入射している。この時の出力電荷量の大 きさについて以下検討する。蓄積期間中に最初に入射したフォトンにより励起 された電荷、もしくは暗電流が最初にアバランシェ増倍のトリガとなり、アバ ランシェ-フィードバック-ループがAPDの空乏層内に形成される。アバラン シェ増倍により発生した信号電荷はAPD空乏層容量に蓄積され、逆バイアス 電圧 V & PD はプレークダウン電圧 V B をわずかに下回るとアバランシェ-フィード バック-ループが消滅する。この時点での出力信号電荷量は(4-2)式で表される。

 $Q_{sig-a} = C_{APD}(V_{APD} - V_B)$ (4-2)

蓄積期間初期にAPDに印加された逆バイアスVapDが-26.4(V)、-27.5(V)の場合は、(4-2)式を用いると出力電荷数はそれぞれ4.8×10⁷(個)、1.8×10⁸(個)と 計算され、この値は光電変換特性の傾きがゼロの領域の出力に一致する。この ときAPDの印加逆バイアス電圧はプレークダウン電圧Vsをわずかに下回った 値であるので、さらに入射光量を上げてゆくと素子はプレークダウン電圧以下 の動作領域での電荷蓄積動作を行なう。従って、1フレームに入射するフォト ン数が数個以上である場合の出力電荷量Qsigは、プレークダウン電圧以上の動 作領域での出力電荷量Qsig-aとブレークダウン電圧以下の動作領域の出力電荷 量Qsig-bの加算値となる。従って、VapDが-26.4(V)の場合を例にあげれば、 その出力信号電荷量Qsigk、

まず、入射光量が10-12(W)以下では、全測定回数Nall、出力の得られた回数

Ndotとすると、

Qsig=(Nall/Ndot)·Qsig-a (4-3) 次に、 入射光量が10⁻¹²(W)から10⁻¹⁰(W)では、 Qsig-a≫Qsig-bとなるので、 Qsig=Qsig-a+Qsig-b≈Qsig-a (4-4)

入射光量が10^{-1®}(W)以上では、 Q sig-a≪Q sig-bとなるので、

 $Q_{sig} = Q_{sig-a} + Q_{sig-b} \approx Q_{sig-b}$ (4-5)

と表わされることになる。

図4 6 に V app = -26.4(V)の場合のAPDの表面ボテンシャル変化を示す。A PDの電位は絶縁入力抵抗の高い FETソースホロアを用いてオシロスコープ 画面上で観測したものである。入射光量が2×10⁻¹⁷(W)のときは、1フレーム期 間中にアバランシェ-フィードバック-ループのトリガとなるフォトン数は1個 以下である。出力が得られた場合のAPDの電位変化は写真から0.4(V)と読み 取れるが、このアバランシェが生じた後のAPDの電位はブレークダウン電圧 V₈(=-26(V))に相当している。さらに入射光量を増やしてゆくと毎フレームに おいてアバランシェ増倍が発生し、アバランシェの生じる時刻は蓄積期間の開 始に近づいてゆく。さらに入射光量を上げてゆき2×10⁻⁸(W)のときには蓄積期 間の始まりとともにアバランシェが生じ V₈以下の動作領域での増倍が行なわれ ることがわかる。この時は入射光量が多いためにリセット直後において V₈から さらに0.5(V)低い電圧から輝線が観測されているが、入射光量が1桁低い場合 には輝線は V₈から始まる。

B. 暗電流に関する考察

A P D を電荷蓄積動作で用いる場合の暗電流に関しては、通常の固体撮像素 子で問題となる暗電流のほかに、アバランシェ増倍が生じる高電界動作領域(= 1×10⁵(V/cm)以上)での暗電流についても考えることが必要となる。

まず、通常の固体撮像素子のように常温、低電界(空乏層内の最大電界強度が 1×10⁵ V/cm以下)における暗電流を考えると、その発生源から主に以下の3種類 に分けることができる。

1) 拡散電流

拡散電流の単位面積、単位時間あたりの発生確率P。は、

$$P_{d} = \left(\frac{D_{n}}{N_{A} \cdot L_{n}} + \frac{D_{p}}{N_{D} \cdot L_{p}}\right) \cdot n_{i}^{2} \qquad (4-6)$$

と表わされる2)。 Lo、 Loは電子、正孔の拡散距離、 No、 Noはアクセプタ、

ドナーの濃度、Dn、Dpは拡散定数、 n;は真性のキャリア密度である。

2)発生再結合中心を介する暗電流

発生再結合中心(トラップ・レベルが禁制帯のほぼ中央付近にある場合)を介す る暗電流の単位面積、単位時間あたりの発生確率 P。は、

$$P_{\theta} = \frac{n_{i} \cdot W}{\tau_{\theta}}$$
(4-7)

と表わされる²⁾。 Wは空乏層幅、 τ。は実効的な電子および正孔の寿命(effective lifetime)である。

3) 界面トラップを介する暗電流

界面の禁制帯内に存在するトラップから発生する暗電流の単位面積、単位時間あたりの発生確率Psは、

$$P_{s} = \int_{\substack{E_{v} \\ E_{v}}} \frac{n_{i} \cdot \sigma_{p} \cdot N_{s}(E_{T})}{\sigma_{n} \cdot \exp(\frac{E_{T} - E_{i}}{kT}) + \sigma_{p} \cdot \exp(\frac{E_{i} - E_{T}}{kT})} dE_{T}$$
(4-8)

となる²⁾。σ_n、σ_pはそれぞれ電子、正孔の捕獲断面積、N_s(E_τ)はトラップ 密度、E_τはトラップレベルを示す。

いま、本素子はn⁺p型Si-APDを用いているので空乏層は表面酸化膜と n⁺層の界面にまで広がることはない。従って、界面トラップから発生する暗電 流に関しては考慮する必要はない。一方、拡散電流ならびに発生再結合中心を 介する暗電流は真性のキャリア密度n;が温度依存性を持ち、

 $n_i \propto \exp(-E_g/2kT)$

(4-9)

と表わされる²⁾。従って、拡散電流は温度に対しexp(-E_g/kT)、発生再結合 中心を介する暗電流は温度に対しexp(-E_g/2kT)の関係を持つ。通常、約50℃ (=323K)以下の温度では発生再結合中心を介する暗電流の方が主となる。液体窒 素温度において発生再結合中心を介する暗電流を式(4-7)から計算してみると、 10⁻⁵⁰(A/cm²)程度となり、これを1フレーム期間内での発生電荷数に換算する と約6×10⁻³⁷(個)となる。この結果より、逆バイアス電圧が低い場合には、ア バランシェ増倍される電荷量も非常に小さく問題にならないレベルであると考 えて差し支えない。

低電界領域における暗電流の直流バイアス特性を図 / 『に示す。比較のため光電流特性も併せて示した。直流動作では暗電流はブレークダウン電圧付近

-85-

において急激な立ち上がりをみせる。しかしながら、プレークダウン電圧以下 の領域では、液体窒素温度に冷却した効果が大きくその検出は困難である。従 って、電荷蓄積期間中に発生する微小な暗電流の等価雑音電荷数 n darkを測定 するにも、電荷量-電圧変換用の積分器の積分容量を小さくして検出感度を高め ておく必要がある。等価雑音電荷数 n dark-検出電圧 V darkの変換の関係式を (3-1)式から導き示す。

 $V_{dark} = \frac{100(K\Omega)}{10(K\Omega)} \cdot \frac{1.6 \times 10^{-19}(C)}{100(pF)} \cdot n_{dark}$ (4-10)

積分器に用いた積分容量100(pF)と積分器の入力抵抗として用いた10(KΩ)との 組合せは、積分容量の電荷保持特性の面からこれ以下の大きさにする事は適当 ではない。また、素子のドレインに接続し、素子から出力される電流を検出す るための負荷抵抗(100KΩ)もこれ以上の大きさを用いた場合、ノイズを拾い易 くなるので、これ以上の大きな値を採用するのは好ましくない。(4-10)式によ れば、電荷1個当りの積分器からの出力電圧 V dorkは1.6×10⁻⁵(mV)となる。こ の積分器は本来、取り扱う信号電荷量が10⁴-10¹⁰(個)に設計したものであるの で、プレークダウン電圧以下の領域における暗電流に関しては取り扱うことは できなかった。直流バイアス特性でブレークダウン電圧付近において急激に増 加する暗電流については、プレークダウン電圧以上の動作領域と発生の過程が 同じものであるとみなすこととし、ブレークダウン電圧以上の暗電流とともに 考えることにする。

ブレークダウン電圧以上の動作領域ではAPDの空乏層内に電界強度1×10⁵ (V/cm)以上の高電界領域が形成される。この領域では、トンネル効果によって 放出されるキャリアによる暗電流の発生を考慮する必要がある。トンネリング には、

1)直接、価電子帯から伝導帯にトンネルする帯間トンネリング

2) 基板中の欠陥および不純物準位のトラップを介するトンネリング の2種類が考えられる。

帯間トンネリングの場合の単位面積(1/cm²)、単位時間(sec)当りのトンネリング確率 PtaをWKB(Wentzel-Kramers-Brillouin)近似²⁾を用いて表すと、

 $P_{td} = \frac{\sqrt{2} \quad q^{2} \cdot E \cdot m^{-1/2} \cdot V_{a}}{4 \pi^{3} \hbar^{2} E_{g^{1/2}}} \quad \exp(-\frac{\pi \cdot m^{-1/2} \cdot E_{g^{3/2}}}{2 \sqrt{2} \quad q \in \hbar}) \quad (4-11)$

となり、温度には依存しない。



図4-7 直流バイアス特性

この式によれば、使用したAPDにおいて平均電界強度が1×10⁵(V/cm)以上の 場合に、1フレーム期間の間(30msec)にトンネリングされる電荷数は1×10⁻⁵¹ (個/フレーム)、また、平均電界強度が10⁶(V/cm)の場合には1×10¹³(個/フレーム)と計 算される。実験に使用したAPDはアバランシェ・プレークダウン電圧V®は約 -26(V)であり、このときの空乏層幅は約2μmであるので、平均電界強度は約 1.3×10⁵(V/cm)となる。最大電界強度を2倍の約2.6×10⁵(V/cm)と仮定して、ト ンネリングにより発生する電荷数を計算した場合、1フレーム当り約0.06(個/ 7レーム)となる。この評価はたいへん簡単であるが、帯間トンネリングはプレーク ダウン電圧以上の動作領域においてアバランシェのトリガとなりうる可能性を 持っていることは否定できない。さらに、帯間トンネリングに比べて禁制帯中 のトラップを介したトンネリングは、トンネリングを阻止する障壁の距離が短 いだけ、暗電流を発生し易い。

そこで、ブレークダウン電圧以上の領域における暗電流の測定を試みた。図 4 8 に暗状態においてアバランシェ増倍が発生する確率のゲート電圧依存性 を示す。蓄積期間初期にAPDに印加される逆バイアス電圧はブレークダウン 電圧 V₈(=-26(V))以上-26.4(V)、-27(V)とした。この実験では、APDの表面 ポテンシャルをFETソースホロアを用いてモニターしながら、結合容量 C₀に 印加する電圧の調整を行い蓄積期間初期にAPDに印加される逆バイアス電圧 V_{st}が常に一定となるように注意した。読み出し時のゲート電圧を上げてゆく につれ読み出し時と蓄積期間初期の空乏層の変化幅は小さくなる。それととも に、暗状態におけるにアバランシェ増倍が発生する確率は減少する傾向を示し ている。図には-27(V)時の空乏層の変化幅も同時に示した。この変化幅と暗状 態においてアバランシェが発生する確率には相関が認められる。従って、アバ ランシェが発生する確率は空乏層の変化幅内に存在する禁制帯中のトラップ数 に関係していると考えられる。

使用したAPDは表面をn*層とするn*pπp構造をもつ。APDに印加さ れる逆バイアス電圧が-26(V)程度では空乏層は表面n*層側にはほとんど延びず、 P層側でも中間P層内で終端する。図4-9(a)にゲート電圧を高く設定し た場合を示す。このときの電荷蓄積期間初期と読み出し時の空乏層の変化幅は 小さい。電荷蓄積期間初期に空乏層の一部となる領域に含まれるトラップのう ち、読み出し時にはフェルミレベルよりも上に存在して正孔を充填することに より電気的にニュートラルな状態となるトラップについて考える。この準位に 位置するトラップは、読み出し時にはポテンシャル的にフェルミレベルよりも 高い位置に存在するので、正孔で充填される。



図4-8 暗状態におけるアバランシェ増倍の発生確率





図4-9 トラップを介したトンネリング放出

結合容量 C cを通じて A P D に逆バイアス電圧が印加されると、このトラップは 空乏層の一部に含まれ、空乏層内の電界がトンネリングを起こすのに充分な大 きさであればトラップに捕獲されていた正孔は価電子帯にトンネリング放出さ れ、暗電流となるが、空乏層の変化幅が小さいだけにトンネリング放出される 正孔の数も少ない。逆に、リセット時のゲート電圧を低く設定した場合を図 9 (b) に示す。電荷蓄積期間初期とリセット時の空乏層幅の変化は大きい ので、リセット時に正孔を充填し電気的にニュートラルな状態となり、電荷蓄 積期間中は空乏層に含まれ、空乏層中の電界によりトンネリング放出される正 孔の数は多くなる。この考え方に従えば、電荷蓄積期間初期とリセット時の空 乏層幅の変化と、空乏層内の電界により暗電流としてトンネリング放出される 正孔の数はほぼ比例することの説明はつく。

ブレークダウン電圧以上の動作領域における暗電流の発生に関しては、この 実験結果からだけでブレークダウン電圧以上の動作領域の暗電流すべてを論じ きることはできないが、ブレークダウン電圧以上で素子を駆動する場合には、 リセット時と電荷蓄積期間初期の空乏層幅の変化量は抑えた方が暗電流は減少 する事は明らかである。従って、ブレークダウン電圧以上の動作領域において 暗電流を低減するには、読み出し時と蓄積期間初期の空乏層幅の変化がない素 子駆動のおこなえるデュアルゲート型構造の方が望ましいと言える。

C. 入射波長とAPDの構造

これまでの実験はすべてピーク波長7000ÅのLEDを用いて行なった。 しかし図3-10に示したように、APDの直流逆バイアス特性は波長依存性 を持っている。可視光領域は波長4000-7000(Å)の範囲を持つが、固体撮像素子 はこの波長全域に渡って均一な増倍利得を持つことが必要となる。

図 4 - 1 0 に広がり抵抗(Spreading Resistance)の測定結果から求めた A P D 中央のアバランシェ増倍部分の不純物濃度分布を示す。素子は表面からn⁺p π p 層構造となっている。図には表面n⁺層と中間 p 層とπ層の一部を示してあ る。 n⁺p 接合の位置は表面から約0.7(μm)であった。 図 4 - 1 1 に入射波 長3500(Å)および7000(Å)それぞれの単一波長を入射した時の電荷蓄積期間中 の平均増倍利得の A P D 逆バイアス電圧依存性を示す。蓄積期間は30(msec)と した。平均増倍利得は、1フレームの出力電荷数 n ourを1フレーム当りに入射 したフォトン数に量子効率0.6をかけた値 n ιNで割った値 n out/n iNとして求め た。波長3500(Å)ならびに波長7000(Å)の光の光源にはキセノン-ランプをもつ スペクトロ-フォトメータ(島津製作所QR-50)を用いた。



図4-11 平均増倍利得の入射波長依存性

光量調節には前述のNDフィルターを用いた。入射光強度はAPDに印加する 逆バイアス電圧をアバランシェが生じるよりも小さな電圧値(-10(V))に固定し た状態で、2.5×10⁻⁸(W)の入射光強度をもつ7000(Å)の波長の光を入射し、得 られる出力に等しい出力が得られるように3500(Å)の波長を持つ光の入射光強 度を調整した。3500(Å)、7000(Å)の波長に対する吸収係数α。は、それぞれ 2.0×10⁵(1/cm)、2.1×10³(1/cm)であるので、3500(Å)の波長の光は表面 n⁻で すべて吸収されアバランシェ増倍領域を持つ空乏層に対しては正孔注入を行な う。逆に7000(Å)の波長の光はP基板側で86%が吸収され、空乏層に対してはお もに電子注入を行なう。測定結果によれば、電子注入はAPDに印加される電 圧が-15(V)程度から利得が発生し、-26(V)付近で急増している。一方、正孔注 入ではAPDに印加される電圧が-26(V)までは利得はほとんど1であるが、 -26(V)になると急激に増加する。これは、図2-3(b)で説明したように Siの電子のイオン化率αが正孔のイオン化率βの3-30倍と大きく、空乏層に 対し電子注入を行なった方が、正孔注入を行なうよりも大きな増倍利得を得ら れる理由によるものである。

最初に述べた通り、Si-APDを固体撮像素子に用いるためには異なった吸 収係数を持つ可視光領域内の波長に対して均一な増倍特性を有する必要がある。 まず、ブレークダウン電圧V₈以下の動作領域において入射波長に対する増倍利 得の均一性を実現するための設計指針について考察する。 つぎに、 均一で高い 増倍利得を達成するためには光励起された電荷がアバランシェ増倍が生じるA PDの空乏層に対して電子注入となる必要がある。 従って素子の表面はp層と したほうがよい。ここで、固体撮像素子が取り扱うべき可視光領域を波長3500 -7000(Å)と限定すれば、S i 基板に対する吸収係数α。は2×10⁵-2×10³(1/cm) となり、それぞれの波長の光がSi基板内で90%以上吸収されるために要する距 離はそれぞれ0.1-11.5(μm)となる。そこで、pn型APDの接合の位置は表 面p層から12(μm)以上に設計することが必要となる。 さらに過剰雑音を防ぐ ためには正孔と電子のイオン化率比を大きく設定する必要が生じ、このために は内部電界を極力低く押え、なおかつ増倍利得を上げるために、電子の走行距 離を長く取ることのできるpin型素子構造が適している。このとき、最大電 界強度を2×105(V/cm)以下に抑えることができれば、 電子-正孔イオン化率比k を0.01以下に抑えることができるので、図1-5で説明したようにS/Nの点 でも有利となる。

次に、ブレークダウン電圧 V₈以上の動作領域ではアバランシェ-フィードバ ック-ループが形成され、出力は一定値を示し、更にそれを2値化して用いるの で増倍利得のばらつきに関係する過剰雑音の問題は関係なくなる。従って、低い逆バイアス電圧で高い内部電界を形成する事だけを考慮すれば良いので、表面からp + n +の接合を設ければ良い事になる。

D. 素子構造の最適化

キャパシタンスカップリング型構造は光電変換部であるAPDの上に結合容 量C。を形成するので、実際に素子を製作する場合、開口率を上げることが重要 となる。そのためには、透明電極として一般的なSnO₂、ITOの利用が考え られる。しかし、SnO₂は化学的に大変安定であり、ウェット-エッチィング による電極形成は困難である。ドライ-エッチィングは可能ではあるが、プラズ マによりAPD上の薄いSiO₂をボンバードするのでAPDの暗電流の増加が 心配される。また、ITOを用いた場合には、Inのしみだしによる結合容量 C。の値の経年変化が心配される。そこで、実際の素子製作にはガードリングの 上のSiO₂膜の上にAI膜をドーナツ状に形成する方法が実績的にみて一番リ スクが小さい。この場合は、1 画素あたりの開口面積はおのずと制限を受ける ことになる。どの程度制約を受けるかを考慮してみる。このAI膜を用いた結 合容量C。を作るための面積Ssio2のAPDの受光可能面積Sapoに対する比率 と印加電圧Vaの関係は(4-1)式を用いて、

$$\frac{S_{si02}}{S_{APD}} \cdot (V_a + V_{RESET} - V_{st}) = \frac{V_{st} \cdot \frac{C_{APD}}{S_{APD}} \cdot d_{si02}}{\varepsilon_{a} \cdot \varepsilon_{si02}}$$
(4-12)

と表すことができる。ただし、 ε αは真空の誘電率、 ε sio2はSi酸化膜の比 誘電率、 C αPDはAPD容量、 d sio2は酸化膜厚である。使用したAPDを液体 窒素温度77Kに冷却した際の直流ブレークダウン電圧V®が約-26(V)であること を考慮すれば、直流ブレークダウン電圧以上の動作領域で素子を駆動する為に はAPDに印加する逆バイアス電圧は直流逆バイアス電圧以上約5(V)程度は必 要となる。使用したAPDのC-V特性は逆バイアス電圧-20(V)以上で容量は 19(pF)であった。

以上の事を鑑みて、(4-12)式に用いる値として、印加する逆バイアス電圧の 最大値を V_{st}=-30(V)とし、APDの空乏層容量 C_{APD}=19(pF)とする。このAP Dに印加する逆バイアス電圧 V_{APD}=-30(V)時の、結合容量面積 S_{Si02}のAPD の面積 S_{APD}に対する比率と印加電圧 V_aの関係を V_{RESET}=0(V)で計算したとき の値を図4<u>112</u>に示す。



図 4 - 1 2 結合容量面積 S sio2のA P D の面積 S app に対する比率 と印加電圧 V 。

また、 S i O 2 膜に印加可能な最大電界 E maxは10⁷ (V/cm)である², ので、(4-2) 式にこの条件を入れると、

 $\frac{S_{si02}}{S_{APD}} > \frac{V_{st} \cdot C_{APD} \cdot d_{si02}}{\varepsilon_{\varepsilon} \cdot \varepsilon_{si02} \cdot S_{APD} (E_{max} \cdot d_{si02} + V_{RESET})}$ (4-13)

となる。APD面積に対して結合容量の占める割合は制約を受ける。 V RESET= 0(V)の場合について計算してみると、

 $\frac{S_{S+02}}{S} > 0.55$

(4 - 14)

となる。従って、APDの面積 S APD に対して結合容量面積 S Si O2 の占める割合 が0.55以上必要となることは避けられない。しかし、(4-13)式からもわかる様 に V RESETを高くとればとるほどAPDの面積 S APD に対して 結合容量面積 S Si O2 の占める割合を抑え、開口率を上げることができるが、その上限は、A PDがアバランシェ増倍を生じない最大逆バイアス電圧で決定される。印加電 圧 V aを低く抑えるためには酸化膜厚は薄ければ薄いほど好ましい。 近年の V L S I に用いられるMOS の酸化膜厚はメモリ用に耐圧の点で問題はあるが、 300(Å)以下⁴⁾のものも用いられている。耐圧の事を考慮して、仮に500(Å)の ものを用いるとすれば、(S Si O2 / S APD)=0.7にした場合には、印加電圧 V a は 70(V)必要となる事を示している。用いるAPDのアバランシェが生じ始める 電圧により異なるが、読み出しパルスにより V RESETを印加しておくことで、 V a はより小さな値とすることが可能となる。

4.4 結言

提案したキャパシタンス-カップリング型構造を用いることによりAPDに印 加する逆バイアス電圧を、蓄積期間中はアバランシェが生じるに充分な大きさ とし、読み出し期間中に続くリセット期間中にはAPDに印加する逆バイアス 電圧をアバランシェが生じないレベルに抑えることが可能となった。このキャ パシタンス-カップリング型素子構成はリセット時にゲート下のチャネルを通し てAPDに印加した電圧と結合容量を介してAPDに印加した電圧は加算され て蓄積期間中のAPDに印加する事ができる。

実験によりその光電変換特性を調べたところ、プレークダウン電圧以下の動 作領域においては、デュアルゲート型同様、実験結果は光電変換特性の傾きを 示すγが1を示す領域と1/2を示す領域の存在が確かめられ、特性解析式の計算 結果とも良い一致を示した。

ブレークダウン電圧以下の動作領域では、トンネリングによる暗電流の影響 はほとんどないと考えられる。キャパシタンス-カップリング型素子構成のよう にリセット時にゲートを通してAPDに印加した電圧と結合容量を介してAP Dに印加した電圧は加算することを特徴とする素子はブレークダウン電圧以下 で用いるのに適している。また、蓄積容量が小さいので、入射光量の小さいう ちからγ=1/2の光電変換特性を用いることができる。このとき、デュアルゲー ト型とは異なり、蓄積容量の小さな時に読み残しがでないので、γ=1/2の特性 からずれることはない。

しかしながら、ブレークダウン電圧以上の動作領域における実験では、トラ ップを介するトンネリングによる暗電流の影響により暗電流はリセット時と電 荷蓄積動作初期の空乏層の変化幅にほぼ比例して増加する。このため、暗電流 を抑えるためには結合容量を通じてAPDに電圧を印加する方法はブレークダ ウン電圧以上の動作領域には適さない。

参考文献

- 1)H.Komobuchi, M.Morimoto, T.Ando,;"Operation and Properties of a p-n Avalanche Photodiode in a Charge Integrating Mode," IEEE Electron Device Letters, vol.10, no.5, pp.189-191.
- 2)S.M.Sze, Phisics of Semiconductor Devices, Wiley-Interscience, New York, 1981.
- 3)H.F.Wolf, Silicon Semiconductor Data, International Series of Monographs on Semiconductors vol.9, Pergamon Press, London, 1969.
 4)S.M.Sze, VLSI Technology, McGraw-Hill, New York, 1983.

第5章 APDアレイの試作と増倍利得のばらつきの評価

5.1 緒言

第3章、第4章においてデュアルゲート型構造およびキャパシタンス-カップ リング型構造を持ったデバイスの1画素の等価回路を用いて、ブレークダウン 電圧以下からブレークダウン電圧以上までの電荷蓄積動作領域の光電変換特性 と構造との関係を明らかにした。さらに、提案したアバランシェ増倍型素子を アレイ化する上では素子間の出力のばらつきが問題になるものと考えられるが、 ブレークダウン電圧V_B以上の動作領域での出力はコンパレーターを用いて2値 化されるため、基本的にばらつきは問題とはならない。一方、ブレークダウン 電圧V_B以下では、素子内、素子間において不純物プロファイルのばらつきに起 因する増倍利得、蓄積容量のばらつきが生じることが問題となる。

本章ではアバランシェ増幅型固体撮像素子のアレイ化に関しては、ブレーク ダウン電圧 V_B以下の動作領域での出力のばらつきの問題に対して素子駆動方法 の面から検討を行なう。

まず、素子固有の蓄積容量および初期増倍利得のばらつきとその出力ばらつ きへの影響を調べるためにアレイの試作を行なった。APD以外の部分で発生 する構造ならびに特性のばらつきを最小とするために、デュアルゲート型なら びにキャパシタンス-カップリング型構造の両者に共通する構造であるAPDと リセット-スイッチの組合せからなるシングルゲート型構造を試作した。

1素子が5画素からなるアレイを試作し、同じウェハからダイシングした複数の素子の蓄積容量、初期増倍利得などのばらつきと出力のばらつきの関係を 測定した。実験から得たばらつきの原因を解析式を用いて評価し、出力のばら つきを抑えるために最適な駆動方法について検討した。

5.2 APDのアレイ化

A. 設計

試作したシングルゲート型素子の1画素の断面図を図5 …1 に示す。APD の形状は、曲率半径の小さなコーナーが存在するとエッジプレークダウン¹が 起こり易くなることから円形とした。アバランシェ増倍が生じるn^{*}拡散層の半 径は60(μm)、エッジプレークダウンを防ぐためのガードリングは幅30(μm)、 両者のオーバーラップは10(μm)とした。また、APD内に信号電荷の読み出 し並びにリセットを行なうためのゲート電極は長さ30(μm)、幅60(μm)とし た。ドレインはガードリング作成時に同じ拡散工程により形成した。



図 5-1 試作素子の断面図

また、ガードリング領域の周囲には、 基板表面の反転を防ぐために p * チャネル ストッパを形成した。

設計、試作にあたって留意した点は、

1)低電圧駆動を可能とするためにブレークダウン電圧を約30(V)に設計

2) ガードリング部のブレークダウン電圧を中央アバランシェ増倍部のブレー

クダウン電圧よりも30(V)程度高く設計した である。最初の問題に対しては、素子中央のアバランシェ増倍部のn⁺層の濃度 勾配を5×10²¹(cm⁻⁴)とした。また、次の問題に関しては、ガードリング部の濃 度勾配を2×10²⁰(cm⁻⁴)とし、エッジブレークダウンが生じにくいように曲率半 径を10(μ m)と大きく設計した。

B. 試作

今回の試作素子は、次のような工程を経て作られた。

①フィールド酸化膜形成

②チャネルストッパ用ボロン拡散

③ガードリング用リン拡散

④アバランシェ領域用リン拡散

⑤ゲート酸化膜形成

⑥コンタクトホール形成

⑦A1電極形成

⑧ダイシングおよびボンディング

詳細はく付録>参照。

図 5 2 に5 素子からなるシングルゲート型APDアレイの一部の拡大写真 を示す。APD間の画素ピッチは240(µm)である。各画素のゲートおよびドレ インはそれぞれ独立している。

プロセスではAPDの暗電流を抑えるために、ウェハの洗浄には、重金属の 除去効果が高い塩酸と過酸化水素水の混合液を用いた²⁾。また、Siの熱酸化 では、Naイオンなどの汚染を防ぐため、ウェットO2酸化(バブラー使用)を 行なわず全てドライO2酸化を用いた。ブレークダウン電圧VBの変化に影響す る重金属に対しては、最終高温工程(アバランシェ領域用リン拡散)にPOC13 を用いた。



p⁺チャネルストッパ

図5-2 シングルゲート型APDアレイの拡大写真

5.3 試作素子の評価

A. APDの特性

図 5 - 3 に広がり抵抗(Spreading Resistance)の測定結果から求めた試作素 子の中央アバランシェ部分と周辺のガードリング部分の不純物濃度分布を示す。 周辺ガードリング部分はn型不純物拡散用塗布液OCD(東京応化製:P-59230) を用いてプレデポジションを行なった後、1200(℃)においてドライブインを24 時間行なうことで曲率半径を約11(µm)とした。また、中央アバランシェ部分 はPOC1 3を用いてプレデポジションを行なった後1000(℃)においてドライブ インを50分間行ない、接合面を表面から約1(µm)の位置に設けた。試作素子の ガードリング部、中央アバランシェ領域の各パラメーターの設計値と製作値を 表5 - 1に示す。

ト わ わ あ きんきし は い きじた は

1 - C X	А	Р	υ	Ø	it i	〒102	C	3 ×1	F1巴	

.....

中央アバランシェ領域	設計	值	製作值		
基板濃度	3×1	0 ¹⁶ cm ⁻³	2×10	¹⁶ cm ⁻³	
接合深さ	1	μm	1.3	μm	
ブレークダウン電圧	30	۷	33.1	V	
暗電流	1	nA/cm²	5	nA/cm²	

ガードリング部	設計値		製作値		
接合付近の不純物濃度	1.9×1	0 ²⁰ cm ⁻⁴	2×10 ²⁰ cm ⁻⁴		
接合深さ	10	μm	11	μm	
ブレークダウン電圧	60	۷	66	V	
暗電流	1	nA/cm²	5	nA/cm²	

素子を製作した結果、中央アバランシェ増倍部とガードリング部のブレーク ダウン電圧差は設計通り30(V)程度とることができた。また、ゲート酸化膜の膜 厚は約1000(Å)、耐圧は40-50(V)であった。C-Vメータ(三和無線製キャパシ タンス-コンダクタンスメータ: MI-391、最大感度1(pF))を用いてAPD単体 10個を並列に接続し測定したところ、1個当りの平均空乏層容量は約0.5(pF)と なった。

APD単体の素子に光を照射した場合の直流バイアス電圧と光電流の関係の 測定結果を図5 4 に示す。



図5-3 試作素子の不純物濃度分布



図5-4 試作素子の直流バイアス特性

測定は常温において行なった。光源にはピーク波長7000(Å)のLEDを用い、 減光用NDフィルターにより入射光量を1×10⁻⁹(W)、1×10⁻¹⁸(W)、1×10⁻¹¹(W) に調節した。あらかじめ量子効率のわかっている標準フォトセルの出力電流と 比較した結果、アバランシェ増倍が生じる電圧以下の逆バイアス電圧-5(V)時に おいて、APDに入射したフォトンに対する量子効率は0.57の値であった。 また、(2-14)式を用いて実験値にフィッティングさせることによりn値として 3.2の値を得た。

暗電流の逆バイアス特性を図 5. 5 に示す。常温においては p n 接合型 S i -A P D の常温における暗電流は拡散電流、発生再結合電流が主なものである。 その温度依存性は、拡散電流は温度に対し exp(-E₀/k T)、発生再結合中心を 介する暗電流は exp(-E₀/2k T)の関係を持つ。通常、約50(℃)以下の温度では 発生再結合中心を介する暗電流の方が主となる。発生再結合中心を介する暗電 流は空乏層中に存在する発生再結合中心の数に比例するので、空乏層幅を決定 する逆バイアス電圧 V ℝに依存し、階段接合の場合には V ℝ^{1/2}、傾斜接合の場合 には V ℝ^{1/3}に比例するはずである。しかし、実験より得られた暗電流と印加電 圧の関係は、図5 5 に示すように傾きがほぼ1であることから発生再結合中心 を介する暗電流のほかに表面からのリーク電流が重畳していると考えられる。 しかし、逆バイアス電圧5(V)での暗電流は3(nA/cm²)と通常の半導体プロセスで 得られると言われている暗電流1(nA/cm²)に近い値を示した。この3(nA/cm²)の 暗電流は1フレーム当りに換算すると3.6×10⁴の電荷が発生することになる。

B. 光電変換特性

電荷蓄積動作の光電変換特性を測定するのに用いた回路のブロック図を図5 ■ 6 に示す。試作素子は暗電流が充分小さいので常温での実験を行なった。テ ストデバイスのゲート電圧にはリンギングやオーバーシュートの抑えられたパ ルス電圧をゲートに印加できるように工夫したパルスジェネレータより駆動パ ルスφ。が印加される。 さらに、蓄積期間中にのみ光照射が可能となるように LEDをパルス駆動した。このパルス駆動によるLEDからの出力光の立ち上 がり、立ち下がりの遅れを標準フォトセルを用いて測定したところ、立ち上が り、立ち下がりともに20(μsec)の遅れがあったが、全照射時間は30(msec)ある のでこの問題は無視して差し支えない。出力信号電荷は、積分器を通じて対応 する出力信号電圧に変換されオシロスコープにより出力信号電圧としてモニタ ーされる。 作成したAPDアレイの接続を図5 = 7 に示す。ドレインは共通に 接続し、信号検出用の負荷抵抗民」には100(KΩ)を用いた。



図5-5 暗電流の逆バイアス特性


図5-6 測定回路のブロック図





図5-7 APDアレイの接続

画素間ビッチ240(μm)の5つの画素に均一な光を照射するのは大変困難である。 そこで、測定に用いた1個のLED光源に対し、アレイをミクロン単位で2次 元方向の位置を調整できるX-Yステージ(中央精機製)に固定し、測定対象 となる画素をLEDの発光強度のビーク点に合わせ込んだ。測定を行なう素子 はシングルゲート型構造を採用しているので、蓄積期間中にアバランシェ増倍 された電荷のみを読み出すことができるように、蓄積期間を35(msec)とし、こ の期間のうち30(msec)期間だけ光照射を行なった。今回試作した素子のゲート のスレッショールド電圧Vτのばらつきは0.3(V)であった。そこで、各ゲートの スレッショールド電圧Vτのばらつきに左右されず各APDに一定の逆バイアス 電圧を印加する方法として、FET動作特性の線形領域(V₆-V₁>V₀)で動作 させた。これによりリセット動作によりAPDに印加される電圧はドレイン電 圧V₀で決まり、Vτのばらつきの影響を避けることができる。

図 5 - 8 に光電変換特性を示す。図には実験結果と(2-17)式を用いて計算した場合の計算結果をあわせて示す。計算に用いた蓄積期間初期の増倍利得は、 図 5 - 4 の直流逆バイアス特性のグラフから読み取った結果、逆バイアス電圧が-33、-30、-10(V)の時、それぞれ20、5.8、2倍であるものとした。APDの量子効率は0.57、蓄積容量は0.5(pF)、n値は3.2とした。入射光量約10^{-1%}(W)以下の出力はノイズによると思われる暗時の出力により検出は困難であった。

C. 出力安定性の評価と解析

APDアレイを用いて、初期増倍利得のばらつきおよび蓄積容量のばらつき に対する出力への影響を調べた。APDの蓄積容量をCiとする。いまn個のA PDアレイにおいてアレイ内の平均の蓄積容量の大きさごは、

$$\overline{C} = \frac{\prod_{i=1}^{n} C_{i}}{n} \qquad n = 5 \qquad (5-1)$$

で表わされる。ここで、各素子のC:の大きさは、APDのプレークダウン電圧 付近33(V)の逆バイアス電圧印加時のものである。蓄積容量の標準偏差ΔCは、

$$\Delta C = \begin{bmatrix} \frac{n}{\sum (C_{1} - \overline{C})^{2}} \\ \frac{i=1}{n} \end{bmatrix}^{1/2}$$
(5-2)

として求めた。相対的ばらつきの大きさ△C*は、



図5-8 光電変換特性

$$\Delta C *= \frac{\Delta C}{\overline{C}}$$

(5-3)

として求めた。そのばらつき△C*の測定結果を表 5 - 2 に示す。試料(a)はA PD単体のもの、 試料(b)はAPDに対し市販のスチロール-コンデンサを外部 容量として付加し、 ばらつきを少なく抑えたものである。

						

		· · · · · · · · · · · · · · · · · · ·				
	_	_		-	_	
		~ ~		~	~	
	, , , , , , , , , , , , , , , , , , , ,			4.5	• •	
						
	, , , , , , , , , , , , , , , , , , , ,					
					-	
	~ ~ ~ ~	~		~	_	
				41	-	
					n	
and a second			1			
and a second s						
		<u> </u>	1		<u> </u>	
			1			
			4			

表5-2 蓄積容量のばらつき

各素子のAPDに一定の光量10⁻⁹(W)を照射し、印加逆バイアス電圧を変化させ たときの各素子から得られる出力信号電圧のばらつきを調べた。実験結果を図 5 9 に示す。印加逆バイアス電圧を上げるに連れて、内部増倍利得も上がる ので、横軸にとった出力信号電圧は増加する。実験結果では、出力が大きくな るほど、どちらの試料もばらつきは小さくなる傾向を見せる。この原因につい て以下理論的に検討を試みる。

まず、APDを電荷蓄積動作で用いたときの出力変動に影響を及ぼす原因を 素子のプロセス過程において発生する不純物プロファイルのばらつきと幾何学 的寸法のばらつきによるものと仮定する。前者はおもに空乏層内電界のばらつ きとして増倍利得のばらつきとなって現われる。後者は空乏層面積の幾何学的 ばらつきとして蓄積容量のばらつきとなって現われる。以下、電荷蓄積動作時 の γ=1/2の動作領域での出力を与える出力特性式(2-17)式を用いて試作素子の 増倍利得および蓄積容量のばらつきと出力のばらつきとの関係を与える式を導 出する。出力特性式は(2-17)式より以下のように表わされる。

 $Q_{s} = \frac{C V_{\theta}}{(M_{\theta} - 1)} \cdot \{(1 + 2\beta)^{1/2} - 1\}$

(5-4)

ただし、β=n·M@(M@-1)·q·n₀·ts/V@、M@*≈M@とした。

いま画素容量Cならびに初期増倍利得M₀のばらつきを d C / C、 d M₀/M₀で 示し、出力電荷量Q₅の変動 d Q₅/Q₅を求めてみると、式(5-4)より

$$\frac{\mathrm{d}\,\mathbf{Q}\,\mathrm{s}}{\mathrm{Q}\,\mathrm{s}} = \left[-\frac{\mathrm{M}\,\mathrm{e}}{\mathrm{M}\,\mathrm{e}^{-1}} + \frac{\beta\,(2\mathrm{M}\,\mathrm{e}^{-1})/(\mathrm{M}\,\mathrm{e}^{-1})}{(1+2\,\beta\,)^{1/2}}\right] \cdot \frac{\mathrm{d}\,\mathrm{M}\,\mathrm{e}}{\mathrm{M}\,\mathrm{e}}$$
(5-5)



図5-9 出力のばらつきの変化-実験結果

dQs_ft	β	(5-6)
$\overline{Q_s} = [1 - Q_s]$	$(\overline{1+2\beta})^{-}(1+2\beta)^{1/2}$	(3-0)

が得られる。ここで、(5-6)式を用いて、入射光量の大きな領域での収束値を求 めてみると、光量-時間積 n p·t sを無限大とする β→∞である場合には出力の ばらつきは、

 $\frac{dQ_s}{Q_s} = \frac{1}{2} \cdot \frac{dC}{C}$ (5-7)

と表わされる。このことは、入射光量の大きな領域においては出力変動はもは や初期増倍利得のばらつきの影響を受けず、蓄積容量のばらつきの1/2の値に集 束することを示している。

初期増倍利得をパラメータとして(5-5)および(5-6)式の加算値を実験値にフ ィッティングさせることができた。その結果、入射光量-時間積出力の大きな領 域では、出力信号電荷量のばらつきは蓄積容量のばらつきの1/2の値に集束する ことが理論的にも明らかとなった。

図 5-1 0は初期増倍利得を一定とし、蓄積容量のみを変化させたときの出 力のばらつきを入射光量を変え、式(5-5)、(5-6)に基づいて計算した結果であ る。蓄積期間の初期増倍利得Moは10³、蓄積容量Coは1、10、10²(pF)と変化さ せた。また、初期増倍利得のばらつきdMo/Moは10%とした。蓄積容量が小さ いものほど初期増倍利得のばらつきは小さな入射光量から抑制されてゆくこと がわかる。また、蓄積容量のばらつきに起因する出力のばらつきもその影響を 1/2に抑圧できることも明らかとなった。

図5 1 は初期増倍利得のばらつき d M @ / M @ を 0.1、 0.5と変化させ入射 光量依存性を計算したものである。 蓄積期間の初期増倍利得は10³、 蓄積容量は 20(pF)、 蓄積容量のばらつき d C @ / C @ はそれぞれ0.1、 0.05、 0.02、 0.01とし た。 この結果、素子間の濃度プロファイルのばらつきならびにリセット動作に 伴う A P D に加わるリセットレベルのばらつきによる蓄積期間初期の増倍利得 のばらつきの影響は入射光量の増加とともに減少し、 充分大きな光量のもとで はほとんど無視できることがわかる。

この結果と光電変換特性の傾きγの関係を(5-4)式を用いて調べてみると、出 力のばらつきが初期増倍利得のばらつきの大きさに依存する領域は光電変換特 性の傾きがγ=1の動作領域に対応し、蓄積容量のばらつきの1/2の値に収束する 領域はγ=1/2の動作領域に対応することがわかる。従って、γが1と1/2のどち らの動作領域で使用するかにより出力のばらつきを決める要素は異なる。



図5-10 出力のばらつきの変化



図5-11 出力のばらつきの変化

そこで、初期増倍利得のばらつきと蓄積容量のばらつきのどちらを抑えること が実際上容易であるかという面からばらつきの抑制について考えてみた。

まず、初期増倍利得のばらつきはプロセス時の濃度プロファイルに起因する ことは明らかである。現在のプロセス技術において、不純物の注入、拡散を高 精度に制御することはVLSI、ULSIなどの超高精度プロセス技術の面か らも向上が図られており、半導体への不純物注入に関しては、現在最も精度の 高いイオン注入技術を用いることで、ドーズ量を±1%以内に制御することは 可能である。また、その後のドライブインにおいても高濃度の場合高々±1~ 2%の誤差に抑え込むことは可能である³⁾。仮に増倍利得を30に設定した場 合、不純物プロファイルを±1%以内に抑えきることができれば、増倍利得の ばらつきを数%に抑えることも可能である⁴⁾。しかし、将来、より高い増倍利 得が求められるのは必至であり、増倍利得を高く設計すればするほど印加電圧 の変化に対する増倍利得の変化に敏感なものとなり、出力のばらつきは深刻な 問題となる。それに比べて、蓄積容量のばらつきは素子の幾何学的ばらつきに 依存する度合が大きいので、ばらつきを1%以内に抑えることはたやすい。従 って、ばらつきを抑制する面からはγ=1/2の領域でAPDを動作させることが 好ましいといえる。

5.4 結言

アバランシェ増倍型固体撮像素子の素子間において一様な出力を得るための 駆動条件を調べた。出力にばらつきをもたらす主な原因として、不純物プロフ ァイルのばらつきに起因する増倍利得のばらつきと幾何学的ばらつきに起因す る蓄積容量のばらつきが考えられる。実際にシングルゲート型構造を持つ素子 をアレイ化してその初期増倍利得、および蓄積容量のばらつきの出力に与える 影響を測定し、その結果を解析式と比較した結果、光電変換特性を示すアの値 が1/2となる領域で動作させれば、素子間の濃度プロファイルのばらつきおよび 蓄積期間初期の印加電圧のばらつきによる増倍利得のばらつきの影響は完全に 抑えることが可能で、その出力信号電荷量のばらつきは蓄積容量のばらつきの 1/2の値に抑えることができることが明らかとなった。

参考文献

1)S.M.Sze, Phisics of Semiconductor Devices, Wiley-Interscience, New York, 1981.

2) 中村、石田、臼井、;集積回路工学の実際、産業図書

3)柏木正弘、工業調査会刊、超LSI技術、No. 3-半導体プロセス"4章、 高精度拡散技術"

4)Murray Trakalo, Paul P. Webb, Pierre Poirier, and Robert J. McIntre, "Avalanche Photodiode Thirty-Two-Element Linear Array with Minimal Dead Space" pp.3594-3599,Applied Optics, Vol.26,No.17,Sep.1987 本研究では、固体撮像素子の光電変換部にアバランシェ-フォトダイオードを 採用し、電荷蓄積動作モードで用いることにより高感度化を図った。その電荷 蓄積動作の解析を行ない、適した素子構成を確立するとともに、素子を試作す ることによりアレイ化した場合に一様な出力を得ることのできる駆動条件を明 らかにした。

APDの電荷蓄積動作の解析に関しては、

イ) 直流ブレークダウン電圧以下の動作領域における入射光量に対する出力 信号電荷量の解析式の導出

ロ) 直流ブレークダウン電圧以上の動作領域において入射フォトン数に対す る出力カウント数と出力電荷量の関係の導出

を行なった。

つぎに、電荷蓄積期間中のアバランシェ信号電荷だけを選択的に取り出すこ とが可能な構造として、

ハ)デュアルゲート型素子構造

ニ)キャパシタンス-カップリング型素子構造

を提案し、電荷蓄積動作の実験を行なった。

最後に、

ホ)3 画素から成る素子を試作し、一様な出力を得るための駆動条件 を確立した。

各項目に関する主な成果は以下の通りである。

イ) 直流ブレークダウン電圧以下の動作領域における入射光量に対する出力 信号電荷量の解析式の導出

アバランシェ増倍率Mを印加電圧Vの関数で与えるMillerの式を拡張、適用 してAPDの電荷蓄積動作時の入射光量に対する出力電荷量を与える関係式を 導出した。その結果、低照度領域では光電変換特性の傾きを表すY値は1、高 照度領域では増倍利得の自己抑制効果によりY値は1/2となること、また、光電 変換特性は利得の自己抑制効果のあるなしに関わらず光量-時間積に対して出力 はリセット電圧で一意に決定される1つの曲線で表される事を示した。また、 出力の大きさはY値が1の動作領域では初期増倍利得M®の大きさに比例し、Y 値が1/2の動作領域では蓄積容量をCとすれば、C^{1/2}に比例する事を示した。 ロ) 直流ブレークダウン電圧以上の動作領域において入射フォトン数に対す る出力カウント数と出力電荷量の関係の導出

プレークダウン電圧以上の領域において、光電変換された電荷もしくは暗電 流が空乏層に注入された場合、その電荷がアバランシェ-フィードバック-ルー プのトリガとなる確立を求めた。APDの空乏層に印加する逆バイアスを大き くするに従い、空乏層に注入された電子がトリガとなる確率は1に近づくため、 微弱な入射光量域では、フォトン1個に対して蓄積期間初期にAPDに印加し た逆バイアス電圧に依存した値を持つ1つの出力を得ることが可能である。ま たその時の出力は蓄積容量C、蓄積期間初期の印加逆バイアス電圧V®、ブレー クダウン電圧をVBとするとC(V®-VB)の一定値をとる事をフィードバック-ル ープの形成および利得の自己抑制効果によるフィードバック-ループの消滅とい う考えにより説明した。

次に、 A P D を固体撮像素子に応用する際問題となる蓄積電荷読み出し時の アバランシェ現象を避けることのできる画素構成を確立した。

ハ)デュアルゲート型素子構造

デュアルゲート型素子構成は、シングルゲート型の基本的MOS型素子構造 に第2のゲートG 2と、読み出し電荷蓄積用キャパシタCsを付け加えた素子構 成をとる。読み出し時には、読み出し電荷蓄積用キャパシタCsからAPDを回 路的に切り離すことで、蓄積期間中のアバランシェ信号電荷にリセット期間中 の信号電荷が重畳することを防ぐことができる。

ニ)キャパシタンス-カップリング型素子構造

キャパシタンス-カップリング型素子構成では、シングルゲート型構造の光電 変換部であるAPDに対し直列に結合容量Coを設けた素子構成をとる。また、 読み出し時のAPDにはアバランシェを生じるよりも小さい逆バイアスが印加 される。

デュアルゲート型およびキャパシタンス-カップリング型、それぞれの長所短 所をまとめてみると、前者は読み出し時にAPDに残された信号電荷を不要電 荷としてリセット時に捨てなくてはならないため、アバランシェ増倍された信 号電荷すべてを有効に利用することができない。また、広い入射光量範囲を取 り扱うことのできるγ=1/2の光電変換特性を持つ動作領域を低い入射光量域か ら用いるために蓄積容量を小さく抑えようとすれば、読み出し可能な電荷量が 少なくなり、その出力はγ=1/2の光電変換特性からずれてしまう。したがって、 ブレークダウン電圧以下の動作領域においては、全蓄積電荷量を読み出すこと のできるキャパシタンス-カップリング型が適していることを明らかにした。

一方、後者はゲート下のチャネルを通じてAPDに印加された逆バイアス電 圧にAPDの上に直列に接続されたキャパシタンスを介して逆バイアス電圧を 加算することが可能であるので、蓄積期間中にのみアバランシェ増倍電圧を印 加できることを特徴とした。しかし、ブレークダウン電圧以上の動作において は、読み出し時と電荷蓄積動作初期の空乏層の変化幅が大きいほどトラップを 介するトンネリングによる暗電流の影響が大きくなるため、この長所が逆に暗 電流を増やす原因となってしまう。この点において、ブレークダウン電圧以上 の領域ではデュアルゲート型の方が好ましいことを明らかにした。

最後に

ホ)3 画素から成る素子を試作し、一様な出力を得るための駆動条件 を明らかにした。

アバランシェ増倍型固体撮像素子の素子間から安定な出力を得るためには、 素子内、素子間においては不純物プロファイルのばらつきに起因する増倍利得、 蓄積容量のばらつきのほか、APDの増倍利得は逆バイアス電圧に対して指数 関数的に増加する事による印加電圧の設定の精度的なむずかしさが問題となる。

実際にシングルゲート型構造を持つ素子をアレイ化してその初期増倍利得、 および蓄積容量のばらつきの出力に与える影響を測定し、その結果を解析式と 比較した結果、光電変換特性を示すアの値が1/2となる領域で動作させれば、素 子間の濃度プロファイルのばらつきおよび蓄積期間初期の印加電圧のばらつき による増倍利得のばらつきの影響は完全に抑えることが可能で、その出力信号 電荷量のばらつきは蓄積容量のばらつきの1/2の値に抑えることができる事が明 らかとなった。また、この領域を用いることのできる最低入射光量は初期増倍 利得をM®、蓄積容量をC®とすると、C®/M®²の値に比例した入射光量からこ の特性を利用することができる。

以上、本研究によりアバランシェ増倍型固体撮像素子の実現に不可欠な動作 解析、素子構成、駆動条件を確立することができ、デバイス実現への見通しが 得られた。

-121-

謝辞

本研究を進めるにあたり直接御指導、御激励下さいました電子工学研究所の 安藤隆男教授には心から感謝致します。

本論文をまとめるにあたり、 適切な御意見と御助言を頂きました電子工学研 究所の畑中義式教授、助川徳三教授、木下治久助教授、工学部の福家俊郎教授 に深く感謝致します。

試作素子の製作において多大なるご協力を頂いた浜松ホトニクス(株)の山本 晃永氏、田中均氏、村木哲彦氏らには厚く御礼申し上げます。

研究上での問題に関しては、博士課程の黄忠守氏に有意義な御討論を、測定 および素子製作に関しては、修士課程卒業の森本倫弘氏、赤堀寛氏、修士課程 の奥田勝博氏に、英文論文に関しては博士課程のScott Meikle氏に、本論文の 校正に関しては修士課程の石津雅信氏に協力して頂きました。大変感謝致しま す。

実験を遂行する上で様々な便宜を図って頂きました電子工学研究所文部技官 の青山満氏、大隅淑弘氏、元電子工学研究所技官の上野博真氏に感謝致します。 最後に、著者が大学に戻り博士課程において学ぶことに対し深い理解を示し

てくれた両親にも心から感謝します。

本研究に関する発表論文リスト

A. 発表論文

1)H.Komobuchi, M.Morimoto and T.Ando:

Operation and Properties of a p-n Avalanche Photodiode in a Charge Integrating Mode

IEEE Electron Device Letters, vol.10, no.5, May, 1989

2) 菰淵寬仁、安藤隆男

アバランシェ増倍型光センサーの電荷蓄積動作シミュレーション

静岡大学大学院電子科学研究科研究報告 第10号 (1989)

3)H.Komobuchi and T.Ando:

A Novel High-Gain Image-Sensor Cell Based on Si p-n APD in Charge Storage Mode of Operation

IEEE Transactions on Electron Devices (to be published)

B. 学術講演(研究会)

1) 菰 淵寬仁、 森本 倫 弘、 安藤 隆男

自己抑制型アバランシェ・ホトダイオードの撮像デバイスへの応用

電子通信学会技術報告、ED86-87 (1986.10)

2)安藤隆男、菰淵寬仁、森本倫弘、和田和司

固体撮像素子の現状と将来に対する二、三の考察

テレビジョン学会技術報告、ED1003 (1986.11)

3) 菰 淵 寛 仁、 森 本 倫 弘、 安 藤 隆 男

アバランシェ・ホトダイオードの電荷蓄積動作

テレビジョン学会技術報告、ED87-85 (1987.11)

4) 菰 淵寬仁、 木下治久、 安藤隆男

アバランシェ増倍型センサーの動作モード

テレビジョン学会技術報告、ED88-17/ID88-108 (1988.11)

<u>C. 学術講演(講演会)</u>

1) 菰 淵 寬 仁、 安 藤 隆 男

アバランシェ・ホトダイオードの電荷蓄積動作-計算機シミュレーション 1987テレビジョン学会全国大会,4-5(1987.7)

2)森本倫弘、菰淵寬仁、安藤隆男

アバランシェ・ホトダイオードによる新しい撮像動作

1987テレビジョン学会全国大会,4-6(1987.7)

3) 菰 淵寬仁、 森本 倫弘、 安藤 隆男

アバランシェホトダイオードの電荷蓄積動作

昭和63年電子情報通信学会春期全国大会, D-158 (1988.3)

4) 菰淵寬仁、 安藤隆男

電荷蓄積モードで動作するアバランシェホトダイオードの出力揺らぎ 1988テレビジョン学会全国大会、2-10(1988.7)

5) 菰 淵寛仁、 安藤隆男

アバランシェ増幅型固体撮像素子の動作解析

1989テレビジョン学会全国大会,2-16(1989.7)

6)奥田勝博、赤堀寛、菰淵寛仁、安藤隆男

アバランシェ増幅型固体撮像素子の出力変動

1989テレビジョン学会全国大会,2-17(1989.7)

付録

〔1〕 準備
1. O2ピュアリファイア再生
2. ピンセット洗浄
3. ウエハーケース(4分割シャーレ)洗浄

第1日日

	シェント・バス・ロビー・ロイント・トー
	ト 調査 オド・伯夏・廿ノ・日火
~ / T //	

	、→	電気炉()	NO. 7)	O N	1150°C	N $_{2}:0.30$	9	0	分
ίz	」 1. 2. 3.	初期洗伊 メタノー, アセトン メタノー,	ル ル			超 音 波 洗 浄 超 音 波 洗 浄 超 音 波 洗 浄	1	5 5 5 5 0	分分分
	4. 5. 6. 7. 8. 9.	H ₂ SO4: 温純水 希HF 温純水	: H₂O	₂ = 3 : 1		꺥 腾	T	U	ש
1 1 1	0. 1. 2.	HCQ: 温純水 純水	HNO ₃	= 3 : 1		沸腾	1	0	分
1	3.	スピンド	ライ			8000rpm		1	分
(3)	フィール	ド酸化						
	→ 1. 2.	・O ₂ピュア プリベイ 插 ス	リファ ク(電学	イア ON 気炉手前	r NO. 7)	N ₂ : 0.50 N ₂ : 0.50	2 1	0 5	分 分
	3.	ドライ酸	化		1150°C	$O_2: 1.50$	1	6	時間
	4. 5.	アニール 徐冷			1150 C	$N_2: 1.5Q$ $N_2: 0.5Q$	T	8	」 時間
第2 ★チ	日 日 ヤネ	ルストッ)* (]	p *)領域 册	须				
(4) 1. 2.	ホトリソ プリベイ 徐冷	ク		200°C		3 1	0 5	分 分
	3.	OMR塗	布		4 滴	4000rpm	1	5	秒
	4. 5.	フリペイ 徐冷	1		80 C		1	0	分分
	6. 7.	露 光 現 像	Ŧ	涀 像 液		N ₂ 静止 攪拌	3 3 3	0 0 0	カウント 秒 秒
			. 1	リンス		攪拌 榾挫	3	0	秒秒
	8. 9.	ポストベ 徐冷	イク		120°C	1.1 201	3 1	0 0	分分分
<u>ر د</u>) →	電気炉(]	NO.1.NC).2) O N	1050、1140°C	N ₂ : 0.30	9	0	分
ιο	1.	ら 1 U 2 ユ バッファ 泪 純 セ	- ッテノ - ド日 1	F		裏面疎水			

2. 温純水
 3. 純水

(6	〕 レジスト除去 1. H₂S O₄: H₂(2. 温純水 3. 純水	2 = 3 : 1	沸腾	10分
(7	 →ピンセット洗浄 〕洗浄 1.希HF(HF: 2.純水 3.HCQ:H²O² 4.温純水 5.純水 6.希HF(HF: 7.温純水 	$H_2 O = 1 : 2 0$) : $H_2 O = 1 : 1 : 6$ $H_2 O_2 = 1 : 2 0$)	裏 面 疎 水 沸 騰 裏 面 疎 水	10分
	8. 純水 9. スピンドライ		8000rpm	1分
(8	 ボロン拡散 ブリベイク(電 ガレデポ 電気炉手前で冷 BSG層除去 純水 	拡散源 GS-245] 気炉手前 NO.1) 1050℃ やす (希HF)	N2: 0.5Q N2: 0.5Q N2: 0.6Q N2: 0.5Q 確認窓疎水	3 0 分 1 5 分 1 5 分 3 時間
1	 0. 純小 7. HCQ: H2O2 8. 温純水 9. 純水 0. スピンドライ 	$: H_2 O = 1 : 1 : 6$	沸 腾 8000rpm	2分 1分
(9	 」 ボロンドライブ →O2ピュアリフ: 1. ブリベイク(電 2. 挿入 3. ドライブイン酸 4. アニール 5. 徐冷 	イン酸化 アイア ON 気炉手前 NO.2) 化 1140℃ 1140℃	N2: 0.50 N2: 0.50 O2: 1.50 N2: 1.50 N2: 0.50	2 0 分 1 5 分 6 0 分 1 0 分 8 時間
第 3 ★ 〈	日目 n 》領域形成			
(1	0〕 ホトリソ 1. プリベイク 2. 徐冷 3. OMR塗布 4. プリベイク 5. 徐冷 6. 露光	200℃ 4 滴 80℃	4000rpm N 2	30分 15分 15秒 30分 10分 30かント
	7. 現像 8. ポストベイク 9. 徐冷	現像液 リンス リンス 120℃	静止 攪拌 攪拌 攪拌	30秒 30秒 30秒 30秒 30分 10分

ſ	1	- - 1)	► ● ()	(気 C S	炉 D i	(を 〇	NO 冷 2〕).3 藏	、N 庫 ソラ	10 か チ	4) ら ング)(出 ブ) し	N T	お	11 く	50、	12	00°	С	_	N	2	(].3	Q		9	C)分	
		1. 2. 3.	バ温純	い純水	フ水	7	_	٦	H	F											裏	面	疎	水							
(1	2) 1. 2. 3.	H 温純	レン純水	ジ S(水	ス ○₄	۲ :	除 H	去 ₂() 2	=	3	:	1								沸	腾					1	0	分	
٢	1	-, 3)	ピ	ン洗	セ浄	ッ	Ի	洗	浄																						
•		1. 2.	希純	H 水	F	(Η	F	:	Η	2 () =	= ;	1:	: :	2	0)				裏	面	疎	水							
		3. 4.	日温は	C 純	Q 水	:	Η	2 ()2	:	Η	2 () =	= .	1:		1:	6				沸	騰					1	0	分	
		5. 6. 7.	祝希温	小日純	F 水	(Н	F	:	H	2 () 2	=	1	:	2	0)		1	裏	面	疎	水							
		8. 9.	純ス	水 ピ	ン	۲	ラ	1														80	00	rp	m				1	分	
٢	1	4) 1.	プ	リリ	ンベ	拡イ	散 ク	([電	0 気	C 炉	D 手	前	P-	-59 NO	31	10] 3)					N :	2:	0	.5	Q		3	0	分	
		→ 2.	0	C C	D D	用塗	ビ 布	-	カ	-,	•	ス	ポ	イ	Ի	は	I	夕 .	ノ -	- ル	で;	超 40	音 00	波 rp	洗	浄		2	0	秒	
		3.	プ	リ	べ	イ	ク									2	200	°C										3	0	分	
		→ 4.	0プザ	C リ T	D ベ	用イ	ビク	(カ電	一、 気	、 炉	ス 手	ポ 前	1	ト NO	を ・	エ 3)	<i>タ ,</i>	ノ -	- ル`	で	超 N a	音	波 0 0	洗.5	浄 Q		2	0	分	
		6. 7.	「ア電	ヘレ気	デ 炉	ポ 手	前	で	冷	や	す					11	50	°C				N 2 N 2 N 2		0 0 0	.5	Q Q		1 3	0 8	カ 分 時間	罰
第	4	Be																													
		8. 9	〇 編	C *	D	除	去		(Н	F	:	Н	2 () =	=]	1:	4)	Ē	I i	児	判	断		1 (o –	2	0	分厶	
	1 1	0. 1.	旧温	小 C! 純	Q 水	:	H	2 C)2	:	H	2 C) =	=]	1:	-	1:	6			Ì	弗	腾					Ŧ	2	分分	
	1 1	2. 3.	純ス	水ピ	ン	۲	ラ	イ													8	301	00	rp	m.				1	分	
۲	1	5)		リ	ン	ド	ラ	イ	ナ	亻	ン	酸	化																		
		\rightarrow	0プ	2ピ リ・	Т	- ア イ	ァリ ク	7	/ ア 雷 :	· イ 気・	ア炉	, 毛	C 前		V NN	_	4)				1	N ~	•	n	.51	0		2	n	4	
		2.	、挿ド	、入ラ		・	, ,	~	论	(k		-	14°J			• 12	• • •	'n]	N 2 N 2	:	0	.5			1	53	っ 分 時間	Ħ
	•	4. 5.	- ド 徐	、 ラ 冷	1	ブ	イ	ン	22.							12	00	č]	N 2 N 2 N 2	:	1 0	.5			2	1 8	時間時間	山間目

-128-

第5日目

★アバランシェ(n')領域形成

(1	6 1. 2. 3. 7 6 1. 7 6 1. 7 6 1. 7 6 1. 7 6 1. 7 6 1. 7 6 1. 7 6 1. 7 6 1. 7 徐 O M I 5 6 7 8 8 7 8 8 8 7 8 8 8 8 8 8 8 8 8 8 8 8 8	トリソ イイ 密 布 ベイク	現像液 リンス	200℃ 4 滴 80℃	4000rpm N 2 静止 攪拌 攪拌	30分 15分 15秒 30分 30 か り い り い り い り い り い り の の の の の の の の の
	8. ポス 9. 徐冷	トベイク	リンス	120°C	攪拌	30秒 30分 10分
※乾	燥器の中に	こ保管				
٢ 1	→電気が 7) Si	戸 (NO.3、N	0.4) O N	1050、1000°C	N2: 0.3Q	90分
	 1. バッフ 2. 温純水 3. 純水 	/ ア ー ド H く	F		裏面疎水	
(1	8〕 レジ 1.H2S 2.温純水 3.純水	⁷ スト除去 O₄: H₂C <	$0_2 = 3: 1$		沸腾	10分
٢ 1	→ピンセ 0) 迷惑	ット洗浄				
ζI	5 J ルイ 1.希日F 9 純水	(HF:)	$H_2 O = 1:$	20)	裏面疎水	
	2 · 紀小 3 · H C Q 4 · 温純水 5 · 純水	: H2O2;	$H_2O = 1$: 1: 6	沸腾	10分
	6. 希HF 7. 温純水 8. 純水	(HF:]	$H_2 O_2 = 1$:	20)	裏面疎水	
:	9. スピン	ドライ			8000rpm	1分
(2)	0〕 リン	拡散 []	POCl₃]			
	→O2ピン →恒温曹 1.プリベ 2.挿入 3.プレア	ュアリファ ON イク(電き	イア ON (水確認) 民炉手前 N	0. 3) 1050℃	N2: 0.50 N2: 0.50	30分 15分
	メイメイ	$> N_2: 1.$ > N ₂ : 1.	0 Q	5Ucc 50cc, POCl₃ (バブ	N2: 18cc ラー 15℃)	5分 10分
4	メイ 1. 電気炉 5. PSG	ンN2:1. 手前で冷々 除去 (ノ	U&, O₂: っす ヾッファード	50cc :H F)	N₂: 0.50 目視判断 20→	5分 3時間 -30秒

1	6. 7. 8. 9. 0.	純水 H C Q : H 2 O 2 : H 2 O = 1 温純水 純水 スピンドライ	: 1: 6	沸 騰 8000rpm	2 分 1 分
(2	1) 1. 2. 3. 4. 5.	リンドライブイン酸化 プリベイク(電気炉手前 M 挿入 ドライブイン酸化 アニール 徐冷	10. 4) 1000℃ 1000℃	N2: 0.59 N2: 0.59 O2: 1.59 N2: 1.59 N2: 0.59	2 0 分 2 0 分 3 0 分 5 分 8 時間
第6 ★ゲ	88 - 1	領域形成			
(2	2) 1. 2. 3. 4. 5. 6. 7.	ホトリソ プリベイク 徐冷 OMR塗布 プリベイク 徐冷 露光 現像 現像液	200℃ 4 滴 80℃	4000rpm N 2 静止 攪拌	30分 15分 15秒 30分 30 約 30 秒 30 秒
~ 54	8. 9.	リンス リンス ポストベイク 徐冷	120°C	搅拌 搅拌	30秒 30秒 30分 10分
(2	、米田 3) 1. 2. 3.	・電気炉(NO.6) ON SiO₂エッチング バッファードHF 温純水 純水	1000°C	N2: 0.3Q 裏面疎水	90分
(2	4) 1. 2. 3.	レジスト除去 H₂SO₄: H₂O₂=3: 1 温純水 純水		沸騰	10分
(2	5) 1. 2. 3. 4. 5.	ビンセット洗浄 洗浄 希HF(HF:H2O=1: 純水 HCQ:H2O2:H2O=1 温純水 純水	20) : 1: 6	裏面疎水 沸騰	10分
	6. 7. 8.	希HF(HF:H2O2=1: 温純水 純水 マビンドライ	:20)	表 囲 	1分

〔26〕 ゲート酸化

	→O₂ピュアリファイア ON										
1.	プリベイク(電気炉手前	NO. 6)	N2: 0.50	20分							
2.	挿入		N2: 0.50	15分							
З.	酸化	1000°C	O2: 1.50	2 時間							
4.	アニール	1000°C	N2: 1.50	10分							
5.	徐冷		N2: 0.50	8 時間							

★コンタクトホール形成

(27)	〕 ホトリソ				
1.	プリベイク		200°C		30分
2.	徐冷				15分
з.	OMR塗布		4 滴	4000rpm	15秒
4.	プリベイク		80°C		30分
5.	徐冷				10分
6.	露 光			N 2	3 O カウント
7.	現像	現像液		静止	30秒
				攪拌	30秒
		リンス		攪拌	30秒
		リンス		攪拌	30秒
8.	ポストベイク		120°C		30分
9.	徐冷				10分

※乾燥器の中に保管

第7日目

 〔28〕 SiO₂エッチング 1. バッファードHF 2. 温純水 3. 純水 	裏面疎水	
 〔29〕 レジスト除去 1. H₂SO₄: H₂O₂=3: 1 2. 温純水 3. 純水 	沸腾	10分
→ピンセット洗浄		

→ビンセッ ★アルミ電極形成

(30)	1 洗净	
1.	希HF (HF: H2O=1:20) 裏面疎水
2.	純水	
3.	$H C Q : H_2 O_2 : H_2 O = 1 : 1$:6 沸騰 10分
4.	温純水	
5.	純水	
6.	希HF(HF: $H_2O_2 = 1: 2($) 裏面疎水
7.	温純水	
8.	純水	
9.	スピンドライ	8000rpm 1分
10.	ペイク (オープン) 20	0°C 10分
11.	徐冷	15分

〔31〕 アルミ蒸着

第8日日

(3	2) 1. 2. 3. 4. 5.	プ徐 O プ徐 トベ Pベ	リソク イク R塗ク	布			200℃ 4 滴 80℃			4000)rpm			3 1 1 3 1	0 5 5 0 0	分分秒分分
	→ 6. 7. 7.	電露現 ポン気光像 スン	i(NO ベイ	・5) ク	〇〕 現像液 リンス リンス	N (純 (純 、	450℃ 休) 休) 120℃	2	静	N 2 2 (拌拌拌	0. 目礼	3 Q 見 判 賎	斤)	9311333 1	00550000	分カウ秒秒秒分分い
(3	8. 3) 1. 2.	係 序 アル H 3 P (純水	シミエ 04:	ッチ CH	ング ₃CO(сн:	HNO: 55°C	a = 2 5	。 日	: 2 視判	0: 断	3	2	1 _	3	л 分
(3	4) 1. 2. 3. 4. 5. 6.	アメ純希純スシートノー アメ・シート アメ・ション アンドラン アイン・アイン アイン・ション	スト ン ル (H	除去 F: イ	H 2 O =	= 1:	30-40°C 20)	2		8000)rpm				3 1 1	分分
(3	→ 5) 1. 2.	ピンセ ンアル シ 冷	ットシン	洗 シ グ	リング		450°C	2		N 2 : N 2 :	1. 0.	0Q 5Q		1	5 8	分 時間

※乾燥器の中に保管

以上、その後検査へ