並列分散処理及び多並列計算を用いた大規模線形回 路網の高速過渡解析に関する研究

SURE 静岡大学学術リポジトリ Shizuoka University REpository

メタデータ	言語: ja
	出版者:静岡大学
	公開日: 2014-03-04
	キーワード (Ja):
	キーワード (En):
	作成者: 井上, 雄太
	メールアドレス:
	所属:
URL	https://doi.org/10.14945/00007628

静岡大学 博士論文

並列分散処理及び多並列計算を用いた

大規模線形回路網の高速過渡解析に関する研究

2011 年6月

大学院 自然科学系教育部

情報科学専攻

井上 雄太

目 次

第1章	序論	5
1.1	背景	5
1.2	並列化による高速回路シミュレーション手法	8
1.3	本論文の目的と構成	13
第2章	クラウドコンピューティングと並列分散型 LIM による高速過渡解析	15
2.1	概要	15
2.2	クラウドコンピューティング	17
2.3	Latency Insertion Method (LIM)	18
	2.3.1 Original LIM	18
	2.3.2 並列分散型 LIM	22
2.4	計測結果	27
	2.4.1 LIM と SPICE 系シミュレータの比較	29
	2.4.2 クラウドコンピューティングと既存の並列計算機の比較	29
	2.4.3 大規模並列計算機での性能検証	34

2.5	本章の総括	35
第3章	GPGPU に基づく LIM の高速過渡解析	38
3.1	概要	38
3.2	GPGPU (General Purpose computing on Graphics Processing Units)	40
	3.2.1 CUDA (Compute Unified Device Architecture)	41
	3.2.2 CUDA 対応 GPU アーキテクチャ	42
3.3	GPGPUに基づく LIM (GPGPU-LIM)	45
	3.3.1 枝電流の領域分割	46
	3.3.2 節点電圧の領域分割	48
	3.3.3 GPGPU-LIM の更新手順	50
3.4	計測結果	53
3.5	本章の総括	60
第4章	並列分散型ブロック LIM による高速過渡解析	62
4.1	概要	62
4.2	ブロック LIM	63
	4.2.1 Original ブロック LIM	63
	4.2.2 並列分散型ブロック LIM	68
4.3	計測結果	74

4.4	本章の総括	80
第5章	結論	82
5.1	総括	82
謝辞		97

第1章 序論

1.1 背景

近年の回路実装技術の進歩により、集積回路やパッケージ、PCBの高密度集積 化は著しい.加えて、回路の動作周波数が高速になるにつれて、立ち上り時間と 立下り時間が短くなり、回路内の信号波はさまざまな高調波を含む高周波信号と なっている.その結果として、チップやパッケージ上では高周波の影響による配 線上の信号の遅延や反射、配線間のクロストーク、グランドバウンスなどの予期し ない現象が発生し、回路の誤動作を引き起こすことになる.これは、製造した回 路で所望の動作を得られ無いことを意味し、対策を講じた回路の再設計、再製造 を必要とする.しかしながら、所望の動作を得られるまで何度も試作を繰り返し、 検証することは現実的ではない.そのため、回路設計の段階で高周波による影響 を考慮した動作検証、対策が必要とされている.この回路の動作検証には、古く から回路シミュレータと電磁界シミュレータが用いられて来ている.回路シミュ レータでは、高周波の影響は相互インダクタンスと相互キャパシタンスによって

-5 -

表され、各要素が強く結合された等価回路網を用いることになる.一般的に、こ の等価回路網はCADモデルから抽出ツールを用いて作成される.そして、抽出対 象として回路の配線をモデル化した場合には、素子の数は百万を超える.回路シ ミュレータとして標準的に用いられているSPICE[1]系シミュレータは行列演算に 基づいており、行列に各要素をスタンプしていくと密結合に近い行列になる.そ のため、行列演算に必要とする計算時間が膨大となり、実用的な時間で解析結果 を得ることが困難である.一方で、電磁界シミュレータでは、高密度実装に伴う 微細構造を再現するため、非常に細かいメッシュによって再現された物理モデル を解析することになり、実際に数十億のメッシュを用いることになる.そのため、 代入計算のみで電磁界の解析結果を得るFDTD法[2]を用いても、回路シミュレー ションと同様に実用的な時間で解析結果を得ることが困難である.このような背 景の下、従来のシミュレータと比べて、高速に解析が可能なシミュレーション技 術に基づくシミュレータが求められている.

高速なシミュレーション技術の実現のためには、二種類のアプローチにより高 速化が試みられている.一つは従来よりも高速なアルゴリズムを開発する試みで あり、もう一つはハードウェアアクセラレータを用いた高速化である.回路の過 渡解析に限定した場合では、前者は連立一次方程式の解法の高速化 [3, 4, 5] や緩 和法に基づく手法 [6, 7]、回路縮小法 [8]、また、新たな定式化手法 [9, 10, 11] に よる高速化が提案されている.後者においては,行列演算と非線形素子のモデル 評価の並列化[12,13,14,15,16,17,18,19,20,21],特定のハードウェアの適用 [22,23,24,25,26]が提案されている.しかしながら,いずれか一方の高速化には 限界があり,両方共のアプローチを取り入れた手法も提案されている.すなわち, 新たに開発した手法の並列化である[27,15,28].

このようにいくつかの従来よりも高速,かつ,並列化された手法が提案されて いるが,いずれの場合であっても十分に高速であるとは言いにくい.これは並列 化における欠点として,未並列化時よりもアルゴリズムが複雑になることなどの オーバーヘッドの出現,ハードウェアによる制限を受けることが挙げられる.並 列化によるオーバーヘッドや制限は,過渡解析では各時間ステップや各反復処理 中の更新手順の変化や前処理,通信,同期処理といった逐次処理,それらに必要 とする実行時間として現れる.これらは並列化における高速化のボトルネックで あり,このようなオーバーヘッドは極めて少なくしなければならない.そのため, オーバーヘッドの発生が少ない,より並列化に適しているアルゴリズムを用いる 必要性がある.加えて,既存の環境にある高速なハードウェアへの展開も考える 必要がある.これは,画像処理用の演算装置である GPU が急速に性能を伸ばして おり,近年では浮動小数点の演算も可能となった.そのため,GPUを利用するこ とにより CPU で実行した時と比較して数倍から数+倍高速なアプリケーションの

- 7 -

開発が可能となっている.従って,高速な回路シミュレータの開発を行うために は,高速で並列化に適したアルゴリズムに対して,並列計算機やGPUを適用する ことが必要である.

1.2 並列化による高速回路シミュレーション手法

工学分野では、微分方程式により記述された多くの問題がある.しかしながら、 これらのほとんどは解析解を持たず、通常は数値計算によって解かれる.そのた め、数値計算の目的は微分方程式を数値的に解くことである.回路の過渡解析の 場合には、これは非線形常微分方程式として記述される.回路シミュレータとし て標準的に用いられている SPICE 系のシミュレータでは、回路素子とそれらの接 続情報が記述されたネットリストを基に修正節点解析法 (MNA: Modefied Nodal Analysis)で定式化される [1].そして、後退オイラー法や台形公式などの陰的数値 積分法を用いて非線形代数方程式に離散化し、ニュートン・ラフソン法を用いて線 形代数方程式とする.この結果として、各時間ステップやニュートン・ラフソン法 の各反復は、ヤコビアン行列の計算を行うことで得られる係数行列 A を持つ線形 代数方程式 Ax = b を解く問題へと帰着する.この線形代数方程式は、通常、LU 分解法を用いる事で方程式の解を得る.そのため、一連の処理において、ニュー トン・ラフソン法での各反復でヤコビアン行列を更新するモデル評価とLU分解法 の二つにシミュレーション中の計算時間のほとんどが集中する.そして,高速な 回路シミュレーションを実現するためにこれらの並列化を含む高速化手法が提案 されている.

モデル評価ではニュートン・ラフソン法により,各時間ステップ中の各反復で ヤコビアン行列の各要素のモデル評価を行う.これは,回路規模が中規模までの 間では解析に必要とする計算時間の多くを占める.そのため,テーブルルックアッ プ[29]や,各要素の計算処理を一変数ごとに独立して更新できることに注目した 並列化[12,15,19,20]が行われている.加えて,モデル評価部分のみをFPGA[25] やGPU[21]によって高速化する手法も提案されている.

線形代数方程式の解法の一つである LU 分解法は、寄生素子を多数含む回路網 では最悪の場合 O(n³)の計算量を必要とし、大規模な回路網の場合には膨大な計 算時間を必要とする.しかしながら、SPICE 系シミュレータでは、多くの場合で 回路行列は疎行列で表され、疎行列の性質を利用したいくつかの高速化手法を用 いることができる.その中の一つが、行列の fill-in の発生を抑える行列構造へのリ オーダリングであり、更に、回路分割法による縁付きブロック対角 (BBD: bordered block diagonal) 行列への変形 [5] や、縁付きブロック対角行列を再帰的に行い部分 回路行列ごとの潜在性を利用した動的分割技法 [30] が挙げられる.そして、この 縁付きブロック対角行列の並列化手法が提案されている [13, 14, 15, 18].これは、

– 9 –

縁付きブロック対角のLU分解で発生する fill-in がブロック対角行列内に制限され, 他のブロック対角行列とは独立して解を得られることに注目している.すなわち, 対角成分のみ配置されたブロック対角行列であった場合には,各ブロック対角行 列が独立して解析結果を得られることを意味している.

ここで、縁付きブロック対角行列を用いた場合の並列化によるオーバーヘッド について簡単に述べると、まず、線形代数方程式 $Ax = b & \hat{A}\hat{x} = \hat{b}$ として解く ことになる、ここで、

$$\hat{\mathbf{A}} = \begin{bmatrix} \mathbf{A}_{BB_1} & & \mathbf{A}_{1c} \\ \mathbf{A}_{BB_2} & & \mathbf{A}_{2c} \\ & \ddots & & \vdots \\ & & \mathbf{A}_{BB_k} & \mathbf{A}_{kc} \\ \mathbf{A}_{c1} & \mathbf{A}_{c2} & \cdots & \mathbf{A}_{ck} & \mathbf{D} \end{bmatrix}, \hat{\mathbf{x}} = \begin{bmatrix} \mathbf{x}_{11} \\ \mathbf{x}_{12} \\ \vdots \\ \mathbf{x}_{1k} \\ \mathbf{x}_{2} \end{bmatrix}, \hat{\mathbf{b}} = \begin{bmatrix} \mathbf{b}_{11} \\ \mathbf{b}_{12} \\ \vdots \\ \mathbf{b}_{1k} \\ \mathbf{b}_{2} \end{bmatrix}$$

であり、 $\mathbf{A}_{BB_n}(n = 1, 2, ..., k)$ は $m_n \times m_n$ の行列、 \mathbf{A}_{nc} , \mathbf{A}_{cn} , (n = 1, 2, ..., k)、 **D**は要素の接続関係を示す行列である.ここで注目するのは、各ブロック対角行 列 \mathbf{A}_{BB_n} は独立して解を得られるが、右下の部分回路行列**D**は節点分割を行った ことによる接続情報が含まれる.そのため、全てのブロック対角行列の情報を基 に計算処理が行われる.また、この縁付きブロック行列を解くために、ShermanMorrison-Woodbury の公式 [31],

$$\left(\mathbf{B} + \mathbf{C}\mathbf{R}^{T}\right)^{-1} = \mathbf{B}^{-1} - \mathbf{B}^{-1}\mathbf{U}\left(\mathbf{I}_{\mathbf{cc}} + \mathbf{R}^{T}\mathbf{B}^{-1}\mathbf{U}\right)^{-1}\mathbf{R}^{T}\mathbf{B}^{-1}$$
(1.2.1)

を用いる.この公式を用いるため、行列 $\hat{\mathbf{A}}$ は $\hat{\mathbf{A}} = \mathbf{B} + \mathbf{C}\mathbf{R}^T$ と分割される.この とき、



である.公式中には逆行列が存在するが,逆行列を求めずに各ブロック対角行列 ごとで解を得ることになる.すなわち,ブロック対角行列とそれ以外の行列の順 にLU分解法の前進代入,後退代入を用いることで並列化が可能となる.ここで, 各PEに割り当てられる回路行列は、

$$\mathbf{B}_{n} = \begin{bmatrix} \mathbf{A}_{BB_{n}} & \mathbf{0} \\ \mathbf{A}_{cn} & \mathbf{D} \end{bmatrix}, \mathbf{C}_{n} = \begin{bmatrix} \mathbf{A}_{nc} \\ \mathbf{0} \end{bmatrix}, \mathbf{R}^{T} = \begin{bmatrix} \mathbf{0} & \mathbf{I}_{cc} \end{bmatrix}, \hat{\mathbf{x}}_{n} = \begin{bmatrix} \mathbf{x}_{1n} \\ \mathbf{x}_{2} \end{bmatrix}, \hat{\mathbf{b}}_{n} = \begin{bmatrix} \mathbf{b}_{1n} \\ \mathbf{b}_{2} \end{bmatrix},$$
$$(n = 1, 2, \dots, k)$$

である. すなわち, SPICE 系シミュレータの場合には, ブロック対角行列である **A**_{BBn} 以外の行列の要素と更新処理の複雑化, リオーダリングがオーバーヘッドと して現れることになる. 縁付きブロック対角行列を用いた手法では, 並列性はブ ロック対角行列の数によって制限される. そのため, 縁付きブロック対角行列を 入れ子構造にする入れ子縁付きブロック対角行列 (Nested BBD: nested bordered block diagonal) により, ブロック対角構造を増やす手法 [14, 15, 16], LU 分解自体 にも並列化を施した並列 BBD 行列の解法 [19] が提案されている. しかしながら, これらの手法では劇的に早くなることは無く, 並列性の確保とオーバーヘッドの トレードオフとなる. そのため, 回路構造によっては並列化の効果を十分に得ら れない場合もある.

このように従来手法の並列化は、更新処理が複雑になり、同期や通信処理といっ たオーバーヘッドの発生が問題となる.このようなオーバーヘッドの発生と、並 列性の確保が同時に行える行列構造は、行列構造が素子をスタンプした段階で対 角行列、またはブロック対角行列となる場合である.これは、対角行列、またはブ ロック対角行列の場合には、対角成分の任意の要素、またはブロックで行列を分 割することができ、分割した部分行列ごとに独立して解を得られる.従って、並 列化による高速化では、オーバーヘッドの発生が少ない並列性の高い新たな手法、 特に回路行列をスタンプした際に既に対角行列、またはブロック対角行列となる 手法への適用を行うことが求められる.

1.3 本論文の目的と構成

本論文では、従来手法よりも並列化に適している手法に基づき、投入する計算 機資源に応じた高速化が得られる回路シミュレーション技術を確立することを目 的とする.また、電子回路の設計では、抵抗とキャパシタンス、インダクタンスと いった線形素子のみではなく、ダイオードやトランジスタなどの非線形素子を含 んだ回路網の解析を行うことが必要となる.しかしながら、本論文では、特に線形 素子のみで記述された電源/グランドプレーンの高速化に論点を絞るものとする.

本論文では、2章でクラウドコンピューティングを用いて並列計算機を構築し、高 速に回路の過渡解析ができる手法の一つである Latency Insertin Method (LIM)[32] に並列化を施した並列分散型 LIM[33, 34, 35] を用いることで、LIM の並列性の高 さとクラウドコンピューティングによる大規模並列計算機の有効性について述べ る [36, 37]. 3章では、近年、浮動小数点の演算処理を行うことができるようになっ た GPU を用いた LIM の高速化について述べる [38, 39, 40]. これは、数値計算分 野の用途でも大きく注目されるようになった GPU に対して、CPU とは異なるプ ログラミングモデルに基づく適用を行ったものである. そのため、最適化に対す るアプローチも CPU の時とは異なる. そこで、GPU に基づいて LIM を高速化す るための最適化についても示す.4章で,LIMを寄生素子を含む回路網を解析で きるように拡張したアルゴリズムであるブロックLIMの並列化による高速化につ いて述べる[41,42].これは、並列分散型LIMと同様に並列化を行うことができ、 かつ、回路構造に依存するが利用したPEの数に応じた高速化が可能であること を示す.最後に、5章で本論文の総括を行う.

第2章 クラウドコンピューティング

と並列分散型LIMによる高速

過渡解析

2.1 概要

従来,並列計算機資源の獲得には,サーバ機器類の購入と設置,保守,電気代 が必要であり,維持するだけでも多くの費用が発生する.特に十台以上の計算機 をネットワークで接続した場合には,ある一台の故障により並列計算機が利用で きない状態も発生する.そのため,研究室などの規模の小さな組織で,並列化し たプログラムの実行のために大規模な並列計算機資源を獲得することは悩ましい 問題の一つである.

近年,計算機資源の提供方法に大きな変化があり,新たな提供方法はクラウド コンピューティングと呼称されている.クラウドコンピューティングという言葉自 体は明確な定義を持たず,言葉どおり雲をつかむような存在である.しかしなが

ら,計算機資源のアウトソーシングと考えた場合には,必要とする計算機資源の 規模を任意に変更でき,かつ,導入コストを必要としない点は,普段,研究室内 で利用するのは困難な大規模な並列計算機の構築を可能にする.これは,市販さ れている PC をネットワークで接続して構築する PC クラスタ [43] のことである. また,必要とする金額は利用した計算機資源,つまり,サービスの種類とインス タンス数,利用時間に比例した費用のみであり,利用の仕方によっては従来の計 算機資源の導入と比べて非常に効果的であると考えられる.しかしながら,クラ ウドコンピューティングを計算機資源と捕らえて科学技術計算を行った場合にど のように用いるのが効果的であるかは述べられていないため,並列化に対応した アプリケーションを実行することで検証を行う.

並列化に対応したアプリケーションには、Latency Insertion Method (LIM) [32] に並列分散処理化を施した並列分散型LIMを用いる[33,34,35]. LIM は陽的な差 分法の一つである leapfrog アルゴリズムに基づく手法であり、従来手法と比べて数 十倍から数百倍高速に回路の過渡解析を行える手法である[32,33,34,44,45,46]. また、小規模な並列計算機環境では高い並列性が得られている. しかしながら、大 規模な並列計算機環境下での並列化の効果が議論されておらず、その並列化の効 果を検証する必要がある.

本章では、クラウドコンピューティングを用いた並列計算機を構築し、その上

で並列分散型LIMによる性能評価を行う[36, 37]. ここでは,Amazon EC2[47]に よって提供されているサービスを用いる.また,検証では他の並列計算機システム との速度向上の倍率を比較することで,クラウドコンピューティングによる並列 計算機システムと並列分散型LIMの評価を行う.最終的に,クラウドコンピュー ティングによって構築した並列計算機が大規模並列計算機資源として効果的であ ることを示す.

2.2 クラウドコンピューティング

クラウドコンピューティングは近年頻繁に耳にするバズワードの一つであり、明 確な定義はない.そのため.本論文中ではPCクラスタを構築するために一時的 に利用できる計算機の提供サービスとする.このクラウドコンピューティングで は、インスタンスの種類と利用数、利用時間によって利用料金が決定される.イ ンスタンスは、CPUやメモリ容量などの計算機の構成によっていくつかの種類が 提供されており、利用者が任意に選択できる.また、利用するインスタンスの規 模、すなわち利用する計算機の台数についても任意の時刻に任意の規模に変更で きる.このインスタンスの種類や料金などはサービスの提供業者によって異なる ため詳細は述べない.

本章では、クラウドコンピューティングを用いて PC クラスタによる並列計算機

を構築する.この並列計算機は、サービス提供業者が用意しているコマンドを用 いることで、直ちに計算機の規模を任意に変更することができる.すなわち、計 算機資源を大量に必要とするときには新たなインスタンスを立ち上げることで規 模を増加させ、必要としない時には利用しないインスタンスを終了することで規 模を縮小させられる.また、クラウドコンピューティングを用いた場合には、利 用料金の関係から必要とするときに必要な規模のインスタンスを適切に用いるこ とが求められる.

2.3 Latency Insertion Method (LIM)

2.3.1 Original LIM

LIM は回路の過渡解析のためのアルゴリズムの一つであり, leapfrog アルゴリ ズムに基づいた手法である.従来のSPICE 系シミュレータは行列演算を用いるた め,大規模回路に対して非常に多くの計算時間を必要とする.一方,LIM では行 列演算を必要としないため,従来のSPICE 系シミュレータと比較して非常に高速 に大規模回路網の過渡解析を行える.

しかしながら. LIM は回路の過渡解析を行うためには特定の回路構造を必要と する. その特定の回路構造を図 2.1 に示す. LIM の解析対象は図 2.1(a) で示す単位



(a) 単位セル.



(b) 枝部の構成要素.



(c) 節点部の構成要素.

図 2.1: LIM の構成要素.

- 19 -

セルが複数接続された構造であり,図2.1(b)と図2.1(c)に示すように枝部と節点 部により構成される.枝部は直列に接続された抵抗,インダクタンス,電圧源で 構成され,同様に,節点部は並列に接続されたコンダクタンス,接地キャパシタ ンス,電流源で構成される.そして,枝部と節点部にはそれぞれインダクタンス とキャパシタンスが存在することが解析を行う際の条件である.そのため,イン ダクタンスとキャパシタンスが存在しない場合には微小な値の素子を挿入するこ とで解析を行うことができるようにする.LIMでは,枝部で電流,節点部で電圧 を求めるが,電流と電圧の時間ステップがそれぞれ半時間ステップずつ異なる時 間に配置される.そのため,電流と電圧を交互に更新することで過渡解析が行わ れる.

ここで,任意の節点間に流れる枝の電流を i_{ab} ,任意の節点の電圧を v_a とし,時間 ステップをn,時間刻み幅を Δt とすると,図2.1(b)とKVL (Kirchhoff's Voltage Law) から式 (2.3.1)が,図2.1(c)とKCL (Kirchhoff's Current Law)から式 (2.3.2)が得られる.

$$v_a^{n+1/2} - v_b^{n+1/2} = L_{ab} \left(\frac{i_{ab}^{n+1} - i_{ab}^n}{\Delta t} \right) + R_{ab} i_{ab}^n - E_{ab}^{n+1/2}$$
(2.3.1)

$$-\sum_{k=1}^{M_a} i_{ak}^n = C_a \left(\frac{v_a^{n+1/2} - v_a^{n-1/2}}{\Delta t} \right) + G_a v_a^{n+1/2} - H_a^n$$
(2.3.2)

このとき、未知変数が式 (2.3.1) では i_{ab}^{n+1} ,式 (2.3.2) では $v_a^{n+1/2}$ であり、式

(2.3.1), (2.3.2)を未知変数について整理するとLIMの更新式(2.3.3), (2.3.4)が得られる.

$$i_{ab}^{n+1} = \frac{L_{ab} - \Delta t R_{ab}}{L_{ab}} i^n + \frac{\Delta t}{L_{ab}} \left(v_a^{n+1/2} - v_b^{n+1/2} + E_{ab}^{n+1/2} \right)$$
(2.3.3)

$$v_a^{n+1/2} = \frac{C_a}{C_a + \Delta t G_a} v_a^{n-1/2} + \frac{\Delta t}{C_a + \Delta t G_a} \left(-\sum_{k=1}^{M_a} i_{ak}^n + H_a^n \right)$$
(2.3.4)

ここで,式(2.3.3),(2.3.4)の時間刻み幅である Δt は取りうる値に制限があり, 最大値は解析対象の回路中にある最小のインダクタンスとキャパシタンスの素子 値に依存する.時間刻み幅の最大値の条件式は式(2.3.5)で与えられる [48].

$$\Delta t_{max} < \sqrt{2} \min_{j=1}^{N_n} \left(\sqrt{\frac{C_j \ N_b^j}{N_b^j \ k=1}} (L_{j,k}) \right)$$
(2.3.5)

ここで、 N_n は回路中の総節点数、 N_b^j は節点jに接続している枝の総本数、 $L_{j,k}$ は節点jに接続している枝構造に含まれるインダクタンス、 C_j は節点jの接地キャパシタンスである.

式(2.3.3),(2.3.4)より,電流,電圧の更新では共に自身の過去の値と,半時 間ステップ前の電流または電圧の値を参照する.そのため,全て既知の値を用い て更新処理を行うことになる.そのため,電流,電圧は1変数ごとに独立して更 新を行える.また,更新に必要な要素が隣接する要素のみであるため,多数のメ

モリ参照を必要としない.このことは、LIM が並列計算に適していることを示唆 している.

2.3.2 並列分散型 LIM

LIMは、FDTD法と同様に leapfrog アルゴリズムに基づいており、FDTD法を 並列化した場合には利用した計算機資源に比例した速度向上が得られる [49]. その ため、LIM の場合でも同様の速度向上が得られることが期待でき、並列化を行っ た並列分散型 LIM が提案されている [33, 34]. しかしながら、大規模な並列計算機 環境での並列化の効果は確認されておらず、大規模な計算機環境での速度向上の 検証が求められている.

並列分散型LIMは通常のLIMとは異なり、複数のPEを用いて過渡解析を行う 手法である.そのため、通常のLIMで行われる前処理に加えて計算領域の分割処 理が加わり、過渡解析の更新処理にオーバヘッドが現れる.これは、更新手順の複 雑化と同期、通信処理が加わることを意味する.LIMの解析対象を6×5セルのプ リント基板の電源/グランドの等価回路とし、PE数を2、すなわち、二分割した時 の解析領域の領域分割を図2.2と図2.3に、過渡解析のフローチャートを図2.4に示 す.図2.2と図2.3に示すように、各部分回路は均等な計算領域となるように分割 する.計算領域の分割で注意する点として、境界となる部分の電流変数と電圧変数



図 2.2: 並列分散型 LIM の領域分割.



図 2.3: 行列で表した領域分割.



図 2.4: 並列分散型 LIM のフローチャート.

を重複して保持することである.ここでは、電流変数 $i_{ck,dk}$, $i_{dk,ek}$ ($k = 1, 2, \dots, 6$) と電圧変数 v_{dk} ($k = 1, 2, \dots, 6$) が重複する変数である.これらは、通信処理に非 同期処理を用いて計算処理と重複させるために用いる [50].一般的に、並列計算で はプログラム中に存在する逐次処理を最小にしなければ性能を得られない.ネッ トワークを介した通信処理は、CPU での計算処理に比べて多くの時間を必要とし、 そのままでは多くの時間を必要とする逐次処理として現れる.そのため、通信処 理と計算処理を重複することで逐次処理として現れる通信時間を最小にしている.

並列分散型 LIM は図 2.4 に示すように、先ず、境界に位置する電流変数の更新 を行う.ここでは、PE1 は *i_{ck,dk}* が PE2 は *i_{dk,ek}* が対応する.そして、行列では横 線で囲まれた部分の係数を利用する変数である.更新した電流変数の値は、非同 期関数を用いて各 PE 間で通信を行う.すなわち、PE1では *i_{dk,ek}* を PE2 では *i_{ck,dk}* の計算処理を通信処理に置き換えることになる.これは、斜線で囲まれた部分の 係数を利用する要素が計算処理を経ずに更新されることになる.その後、重複し て保持されている電流変数と電圧変数以外の更新を行い.最後に、電流変数の通 信が終了するのを待った後に *v_{dk}* の更新を行い1時間ステップの更新が完了する. 並列分散型 LIM では、この一連の処理を解析終了時刻まで繰り返して行うことで 過渡解析が行われる.

ここで図2.3に示す行列を用いてLIMの係数行列の分割を再考すると、LIMの

アルゴリズムでは各要素の接続関係を示す接続行列が更新時には右辺側に配置され,結果として対角行列を解くことが挙げられる.対角行列のみであるため,任 意の要素での行列の分割を実現でき,かつ,任意の数のPEを用いて並列計算を行 うことができる.加えて,各PEが担当する領域のみを保持すればよいため,必要 なメモリの量に応じた並列計算機環境を提供することによって,単一のPEでは解 析できない対象であっても解析を行うことが可能となる.

2.4 計測結果

ここでは、LIM が SPICE 系のシミュレータよりも高速であることの確認、クラ ウドコンピューティングを用いた並列計算機でプログラムを実行した時の効果、そ して、並列計算機の規模を大規模化した時の性能について順に検証していく.こ こでは、図 2.5 に示す電源/グランドプレーンの等価回路網を用いる.また、全て の解析で、入力波形に遅延 0.2nsec、立ち上がり 0.1nsec、立下り 0.1nsec、パルス 幅 1.0nsec、振幅 0.05A の電流を入力し、観測点として右下に位置する節点の電圧 を測定する.



図 2.5: 電源/グランドプレーンの例題回路.

表 2.1: HSPICE と LIM の実行時間の比較.

セル数	実行時間 (sec)	
	HSPICE	LIM
400	4.68	0.39
10,000	935.88	5.78

2.4.1 LIM と SPICE 系シミュレータの比較

LIM と SPICE 系シミュレータとの比較では、代表的な SPICE 系シミュレータ の一つである HSPICE と比較することで検証する.まず、LIM と HSPICE で 400 セルと 10,000 セルでモデル化した電源/グランドプレーンの等価回路の解析し、計 算時間と出力波形の比較を行う.図 2.6 に 400 セルでモデル化された電源/グラン ドプレーンの等価回路網を解析したときの出力波形と表 2.1 に HSPICE と LIM の 計算時間を示す.この計測では Sparev9 1GHz を搭載した計算機を用いた.解析 結果と計算時間の比較により、LIM は HSPICE と同様の出力波形を得ることがで きる.また、計算時間は 10,000 セルを解析したときには 160 倍以上高速に解析す る事ができ、LIM が非常に効果的な手法であることが分かる.

2.4.2 クラウドコンピューティングと既存の並列計算機の比較

クラウドコンピューティングを用いて構築した並列計算機の有効性を検証する ため、既存の並列計算機環境と両方で並列分散型LIMを実行することで検証する.



図 2.6: 出力波形.

並列分散型 LIM は MPI [51] を用いて並列化を行っている. すなわち, 計算機環境 によるプログラムの差はない. 例題回路として, 1,000,000 セル, 4,000,000 セル, 9,000,000 セルでモデル化した回路網を用い,1000 時間ステップまでの実行時間を 計測を行った. クラウドコンピューティングは, Amazon EC2[47] のエクストラ ラージインスタンスを2インスタンス用いて分散メモリ型の並列計算機を構築し た. エクストララージインスタンスの1インスタンスの構成を表2.2に示す、本来 なら、各インスタンス間のネットワーク構成が問題となるが、仮想化されたネット ワークであるため単にネットワークで接続された構成であるとだけ述べる.また、 分散メモリ型の並列計算機とは、並列計算機システムを構成するそれぞれの計算 機が独立したメモリ領域を持っており,異なる計算機同士では互いのメモリ領域を 参照できない構成である. ここでは、各インスタンス間でのメモリ参照ができな いことを意味している.比較対象とする既存の並列計算機環境は,SGI Altix4700 を用いた. Altix4700の構成を表 2.3 に示す. 加えて, クラウドコンピューティン グとは異なり、Altix 4700は共有メモリ型の並列計算機である。共有メモリ型の並 列計算機とは、分散メモリ型のときとは違い並列計算機全体で一つのメモリ領域 を共有している構成である.また、クラウドコンピューティングの場合では、割 り当てられたプロセスはコアによって計算が行われるのに対して、Altix 4700 で はCPUによって計算が行われる.これは、計算機のアーキテクチャの違いによる.

表 2.2: エクストララージインスタンスの計算機構成.

CPU周波数	$2.3~\mathrm{GHz}$
CPU 数	2
コア数	8コア
メモリ	15 GByte

表 2.3: SGI Altix 4700 の計算機構成.

CPU	Itanium 1.6 GHz
CPU 数	16
メモリ	32 GByte
ネットワーク	NUMA

そのため、Altix 4700 は多数の CPU によって構築された並列計算機であるといえる. 表 2.4 に CPU 数とコア数の比較について示す. 表 2.7 に、各並列計算機での PE 数を増やしていった速度向上の倍率の比較を示す.

Altix 4700で実行した場合には,PEの数を増やすにつれて速度が向上していく が,クラウドコンピューティングを用いた場合にはPE数が8以上では速度の向上 を得ることができないことがわかる.これは,計算機のアーキテクチャの違いに よって生じていると考えることができる.すなわち,Altix 4700では各 CPUがメ モリを参照するためのバスを占有できるのに対して,クラウドコンピューティン グを利用した場合には,一つの CPU からメモリへのバスを複数のコアで共有して いる.そのため,各 CPU ~2 個以上のプロセスが割り振られた場合には、メモリ



図 2.7: 速度向上の倍率の比較.

表 2.4: CPU 数とコア数の比較.

	SGI Altix4700	Cloud Computing System
CPU 数	16	4
Core 数	-	16

とコアの間のデータ転送が計算に対して転送量が不足しているためであると考え られる.これにより、並列分散型LIMは、ハードウェアによる制限を受けなけれ ば高速に回路の過渡解析を行うことができる手法であると考えられる。

2.4.3 大規模並列計算機での性能検証

次に、クラウドコンピューティングを利用し、大規模並列計算機を構築して検 証を行う.ここではエクストララージインスタンスを16インスタンス用いて構築 を行った.これは、CPU 数では32個、コアについては128個からなる並列計算機 である.前節で CPU 数の2倍程度のPE 数であれば速度の向上が得られることを 確認したため、64PE まで順にPE の数を増やして計測を行う.図2.8に実行時間 の推移を図2.9に速度向上の倍率を示す.速度向上については、32PE 付近までの 間は順調に増加し、1PE の時と比べて25.75 倍の高速化を得られた.この結果は、 非常に高い並列化の効果を得られていることがわかる.速度向上の倍率とプログ ラム中のどれほどまでを並列化することができたかを示すアムダールの法則を式

(2.4.1)に示す.

$$S = \frac{1}{(1-r) + \frac{r}{n}}$$
(2.4.1)

ここで、Sは並列計算実行時の速度向上の倍率、rは並列化可能な部分と並列化不可能な部分の比である.式(2.4.1)より、並列分散型LIMは99%以上の部分を並列 化することが可能であることを示している.しかしながら、実行時間が32PEまで は減少し、それ以降は実行時間の減少が飽和した状態になる.すなわち、システム のオーバヘッドが現れていると考えられる.先ほどまでの計測結果により、Altix 4700では16PEまでの間は順調に速度の向上を確認できていた.そのため、クラウ ドコンピューティングでは32PE以上を利用した場合にはCPUとメモリ間のデー タ転送が飽和状態にあると考えられる.そのため、クラウドコンピューティング を用いる場合には、得たい速度向上の倍率によってCPUの数を選択すればよいこ とが分かる.すなわち、更に速度が欲しい場合には多数のインスタンスを用いて、 プログラムを実行すればよい.

2.5 本章の総括

本章では、クラウドコンピューティングを用いて PC クラスタを構築し、並列分 散型 LIM による大規模線形回路網の解析を行った.並列分散型 LIM は、電源/グ ランドプレーンの等価回路網を解析するのに適した手法であり、99%以上の部分を

– 35 –
第2章 クラウドコンピューティングと並列分散型 LIM による高速過渡解析



図 2.8: 実行時間.



図 2.9: 速度向上の倍率.

第2章 クラウドコンピューティングと並列分散型 LIM による高速過渡解析

並列化できる高い並列性を有していることを示した.クラウドコンピューティン グを用いた並列計算機では,並列分散型LIMの速度向上の倍率からCPU数と同 数までのPEであれば理想的に速度向上を得られることを示した.これは,解析規 模に応じたCPU数を持つインスタンスを用いる事により,利用者が必要とする計 算速度の向上を得られることができることを示している.

また,大学内で共有している大型計算機の場合には稼動率の関係から,多数の 利用者が共同で利用する.そのため,実行ジョブの管理には多くの場合にバッチ方 式が用いられている.このことは,利用者からはバッチシステムに登録した自ら の実行ジョブがいつ実行されるかを管理することができないことを意味する.対 して,今回のようにクラウドコンピューティングを用いた場合には,自由に計算 規模に応じた計算機を占有することができる.しかしながら,利用料金が発生す るため,常に並列計算機を構築した状態にしておくのではなく.必要とするとき に必要なだけのインスタンスを用いて並列計算機の構築を行うことが求められる.

第3章 GPGPUに基づくLIMの高

速過渡解析

3.1 概要

GPU(Graphics Processing Units)はCPUとは異なり、SIMT(Single Instruction, Multiple Thread)[52]と呼ばれるアーキテクチャで設計されている.これは、CPU が複雑な制御機能を処理できることに重点が置かれているのに対して、GPUはメ モリ参照と同時に大量のスレッドによる演算処理に重点が置かれているためであ る.そして、画像の陰影処理のためにGPU上に浮動小数点演算ユニットが実装さ れ、画像処理以外の分野でGPUを活用する「GPUを用いた汎用計算(GPGPU: General Purpose computing on Graphics Processing Units)」が活発に行われてい る[53, 54, 55].これは、複雑な制御を必要とする処理はCPUで行い、それ以外の 計算量を必要とする処理でGPUを用いる手法である.これには、特別なGPUを 購入する必要は必ずしも無い、すなわち、一般的なPCに搭載されているGPUを ハードウェアアクセラレーションとして利用することが可能である. 2章で、並列計算機での高速化について述べたが、市販されている GPU は最新の ものであれば 100 個以上の演算装置が搭載されている. そのため、GPU による高 速化は多並列計算と考えることができ、また、一つのグラフィクスカード上に搭載 されているメモリを用いるため共有メモリ型の並列計算機と考えることができる. しかしながら、前述のように制御処理が不得手であるため、従来の SPMD(Single Program Multiple Data)[50] のプログラミングモデルを用いた場合には性能を得る ことができない. そのため、ストリームプログラミングモデル [53] に基づいたプ ログラミングを行う必要がある.

2章で並列分散型LIMが並列化に適しており,投入した計算機に比例した高速化の効果を得られることを確認している.そのため,GPUを用いた場合には,CPUと比べて非常に高速に解析を行うことが期待できる.そこで,本章ではGPUを ハードウェアアクセラレータとして用い,GPUを使う上での最適化とLIMの高速 化について述べる.

3.2 GPGPU (General Purpose computing on Graph

ics Processing Units)

近年、GPUによる浮動小数点演算が可能になり、グラフィックスカード上のメモ リとGPU間のメモリバンド幅がCPUと比べて非常に早いハードウェエアとなっ た.この浮動小数点演算性能とメモリバンド幅を利用する,GPUを用いた汎用計 算 (GPGPU: General Purpose computing on Graphes Processing Units)[53] が注 目を集めている.GPGPUでは、計算アルゴリズムが並列化に適している場合、高 性能な GPU 一つを搭載した計算機で計算機数十台分の性能をまかなうことができ る. そのため, 並列計算機を構築することよりも, 廉価に高性能な計算資源を手に 入れることができる. さらに、C 言語拡張された開発環境である CUDA (Compute Unified Device Architecture)[52] の登場により、従来のプログラムから GPU を利 用したプログラムへの移植が容易となり、N体問題や粒子流体の解析に GPGPU が利用されている [53, 54, 55]. これは CPU では実現が難しかったリアルタイム シミュレーションの実現が可能となり、N体問題のシミュレーションで利用され る GRAPE[56] といった専用ハードウェアがより容易に用いることができるとも言 える.

ここでは、CUDA に対応した GPU のアーキテクチャと CUDA のプログラミン グモデルについて述べる.

– 40 –

第3章 GPGPUに基づくLIMの高速過渡解析

3.2.1 CUDA (Compute Unified Device Architecture)

CUDAはGPUを利用するための開発環境の一つであり、他にもOpenCL[57]や Brook[58]といった開発環境がある.CUDAの利用にはCUDAに対応したGPUが 必要になり、これはCPUとは異なる特殊なハードウェアになる.そのため、CUDA では特殊な計算処理単位が用いられ、この計算単位をスレッドと呼ぶ.スレッド はプログラムの実行単位の一つであり、複数のスレッドが実行されている場合に は、同じ命令の処理がスレッドごとに行われる.CUDAでは同時に実行可能なス レッド数が非常に多く、これが高速な計算を可能としている.このようにCUDA は特殊な環境であるため、CPUを用いた時のプログラミングモデルとは異なるス トリームプログラミングモデル[53]を用いる.そのため、CPUでのループ処理を 展開した特殊なプログラミングを行うことになる.そして、このプログラミング モデルでは、カーネルによって処理が、参照するデータの配列をストリームとし て管理される.

CUDAでは、CPUのことをHost、GPUのことをDeviceと呼び. Deviceで実行 される関数のことをカーネルと呼ぶ. また、Deviceで処理を実行する際、Hostか らグリッド情報と共にカーネルが発行されることでDeviceで処理が行われる. グ リッドとは、Deviceで実行されるスレッドを管理する情報をまとめたものである. グリッドは任意の数のブロックにより構成され、更にブロックは任意の数のスレッ

- 41 -

ドによって構成される.図3.1にグリッドとブロック,スレッドの関係を示す.

そして、CUDA を利用した計算では、メモリアクセスの速度が演算性能に大き な影響を与える.そのため、同じ計算アルゴリズムであってもメモリアクセスの 方法によっては、大きく計算性能が変化する. CUDA を利用して高い計算性能を 導き出すには GPU 上に実装された共有メモリやレジスタを利用した効率的なメモ リアクセスが必須となる.

3.2.2 CUDA 対応 GPU アーキテクチャ

CUDA 対応のアーキテクチャは Single-Instruction, Multiple-Thread [52] と呼 ばれるアーキテクチャによって設計されている.これは、同時に多数のスレッド によって命令を実行することができるアーキテクチャである.ここで CUDA 対応 GPU の一つである GTX280 のブロックダイアグラムを図 3.2 に示す.GPU はい くつかの TPC (Texture/Processor Cluster) からなり、1 個の TPC は 3 個の SM (Streaming Multiprocessor) と Texture Unit により構成される.そして、SM は 8 個の SP (Streaming Processors cores) により構成される.この SP が実際に計算 を行うプロセッサになる.そのため、GPU 上に実装されている総 SP の数で GPU の計算能力が決定される.各 SM では SM 内でのみ参照可能な 16KByte の共有メ モリとコンスタントメモリ、テクスチャメモリと 8KByte のレジスタを備えてお



図 3.1: グリッドとブロック,スレッドの関係.



図 3.2: GTX280 のブロックダイアグラム.

り、これらのメモリを効率的に用いることが性能向上の鍵となる.

3.3 GPGPUに基づくLIM (GPGPU-LIM)

GPGPU-LIMは、LIMで最も計算量を必要とする電流と電圧の更新処理をCPU ではなくGPUを用いる手法である.GPGPU-LIMでは、通常のLIMと同様に電 流と電圧を交互に更新するが、電流変数と電圧変数の更新は変数毎に割り当てら れたスレッドにより更新される.LIMでは式(2.3.3),(2.3.4)より、電流または 電圧の各変数の更新処理において、同時刻に更新される値を参照しない.そのた め、各変数に割り当てられたスレッドは同時に電流または電圧の更新処理を行え る.すなわち、GPGPU-LIMでは、更新処理を多数のスレッドによる電流または 電圧の同時に多数の並列計算を行うことで高速化が実現される.

LIM の解析対象を $6 \times 5 \tau \nu$ とした時の例題回路を図 3.3 に示す.図 3.3 中に, 節点は 7×6 個,枝は $7 \times 5 + 6 \times 6$ 個存在する.LIM では,節点に電圧変数が枝に 電流変数が定義されるため,電圧変数を 7×6 個,電流変数を $7 \times 5 + 6 \times 6$ 個用 いて過渡解析を行うことになる.従って,通常のLIM で解析対象が $n \times m \tau \nu$ の 場合に,電圧変数は $(n+1) \times (m+1)$ 個,電流変数については $(n+1) \times m$ 個と $n \times (m+1)$ 個の二次元の変数配列の確保し,メモリ参照時には順に参照を行う. 一方,GPGPU-LIM では全ての変数に対して $(n+1) \times (m+1)$ 個の一次元の変

第3章 GPGPUに基づく LIM の高速過渡解析

数配列を確保し、これをある一定の大きさで分割してカーネル内でストリームと して扱う.すなわち、ストリームにメモリ参照処理が置き換えられる.同時に一 次元配列で確保を行うのは、メモリの参照処理を効率化するためでもある.その ため、GPGPU-LIMでは、一次元配列で確保された変数配列を一定の領域ごとに 領域分割を行う.この分割は電流変数と電圧変数で異なる領域分割の仕方を行う.

3.3.1 **枝電流の領域分割**

電流変数の領域分割の様子を図3.4 に示す.電流変数に対しては、256 変数毎に 1つのブロックが割り当てられ、その中の1スレッド毎に1個の電流変数の更新が 割り当てられる.図3.3 と式(2.3.3)によれば、枝電流の更新を行う際に隣接す る枝同士で参照する節点電圧が重複している.GPGPUでは、メモリアクセスの 方法で性能が大きく左右される.そのため、この重複する値へのアクセス回数を 少なくすることで性能を向上させている.すなわち、データの局所性を利用する ことで効率的なメモリアクセスを実現する.枝電流の更新処理では、最初にこの 重複する節点の電圧変数の値を共有メモリに格納する.共有メモリに格納された データは、ブロック内の各スレッドで共有して参照することができるメモリであ る.値の格納後に共有メモリから節点電圧の値を参照し、枝電流の更新処理を行 う.このように枝電流の更新処理では、節点電圧の参照へメモリ参照が集中する

- 46 -



図 3.3: LIM の解析対象とする例題回路.

第3章 GPGPUに基づく LIM の高速過渡解析

のを共有メモリを用いることにより、デバイスメモリへのアクセス回数を減少さ せている.

3.3.2 **節点電圧の領域分割**

次に、電圧変数の領域分割を図3.5に示す.電圧変数では、256変数×8列の領 域が1つのブロックに割り当てられる.そのため、各スレッドが8回節点電圧の更 新処理を行う.図3.3と式(2.3.4)によれば、節点には最大4個の枝が接続されて おり、また、節点電圧の更新の際、隣接する節点同士では重複して参照される枝 電流の値が存在する、それ故、枝電流の更新処理と同様に、共有メモリやレジス タを用いてデバイスメモリへのアクセス回数を低減できる.レジスタは各スレッ ドに割り当てられ、割り当てられたスレッドからのみ参照することができるメモ リである.図3.6に電圧の更新処理中に参照する枝電流へのアクセスを示す.1列 目の更新処理では行方向で重複して参照される枝電流の値を共有メモリへ格納し, それ以外の枝電流の値をレジスタへ格納する.図3.6中では、レジスタに格納され るのはi_A, i_Bの領域にある枝電流の値, 共有メモリに格納されるのは破線で囲ま れたistの領域にある枝電流の値である.格納後、共有メモリとレジスタからのみ 枝電流の値を参照して更新処理を行う.次に,2列目以降の更新処理では、1列前 の節点電圧の更新処理でレジスタへ格納した枝電流1つが今回の更新処理で参照



図 3.4: 枝の電流変数の領域分割.

第3章 GPGPUに基づくLIMの高速過渡解析

する枝電流と重複する.図3.6中の2列目の更新処理ではi_Bが重複する枝電流で ある.そこで、i_Bの値を保持し、i_Cの値を新たにレジスタへ格納する.共有メモ リにはi_{S2}の値を格納する.この時、i_B以外の1列目の更新処理で格納した共有メ モリとレジスタの値は破棄される.格納後、1列目の時と同様に更新処理を行い、 8列目までこの処理を繰り返す.このように、節点電圧の更新処理では共有メモリ とレジスタを利用し、ブロックまたはスレッドごとのデータ共有によりデバイスメ モリへのアクセス回数を低減させている.これは、メモリアクセスを処理の順番 に沿って適切なローカルメモリへと格納、破棄、参照を明示していることになる.

3.3.3 GPGPU-LIMの更新手順

GPGPU-LIMでの更新手順を図3.7に示す.本論文では、GPGPU-LIMをCUDA を用いて実装したため、CPUをHost、GPUをDeviceと定義している.GPGPU-LIMでは、枝電流と節点電圧の更新処理をHost がグリッド情報とともにカーネル を発行することで、Deviceで実行される.そして、時刻の管理や出力処理をHost で行う.そのため、解析結果の出力はHostへ伝達しなければならない.この解析 結果の伝達はDeviceのメモリからHostのメモリにメモリ情報を転送することを 意味する.GPGPU-LIMでは、1時間ステップの更新処理終了後に出力処理のた めに必要なメモリ情報をDevice からHostへ転送することで、出力処理を可能に



図 3.5: 節点の電圧変数の領域分割.



図 3.6: 枝電流へのアクセス.

第3章 GPGPUに基づくLIMの高速過渡解析

している.

3.4 計測結果

電源分配回路網の電源/グランドプレーンは、図 3.8 のように抵抗とインダクタ ンス、接地キャパシタンスによりモデル化が行われる [59]. そこで、図 3.8 で示す 電源/グランドのプレーン等価回路を解析対象とし、観測点で電圧を測定した. 解 析対象の一辺の長さを同じとし、セル数を 200 × 200 セルから 3000 × 3000 セルま で解析領域の一辺につき 200 セルずつ順に増加させた 15 パターンを、解析区間 [0 秒, 4n 秒] とし、電源に遅延 0.2n 秒、立ち上がり、立下がりが共に 0.1n 秒、パル ス幅 1.5n 秒、電圧 5.0V の電圧波形を入力し、観測点として右下に位置する節点の 電圧を測定した. 各素子の値は、R_{in}を 10[Ω]、Rを 1.68 × 10⁻²[Ω] とするが、L、 C はセル数によって単位セルの長さと幅が変わり、素子値も変化する. そのため、 200 × 200 Cell のとき、Lを 6.3 × 10⁻¹¹[H]、C を 4.43 × 10⁻¹⁶[F] として解析を行っ ている.

LIM が従来のSPICE系シミュレータと比べて高速であることは2章で述べたため、ここでは、出力波形の比較を行うために解析対象を200×200の時の解析結果をHSPICEで取得し、比較する.そして、GPGPU-LIMとLIMの実行時間の比較を行った.



図 3.7: GPGPU-LIM のフローチャート.



図 3.8: 例題回路(電源/グランドのプレーン等価回路).

計測環境として、GPUはGeforce GTX295をCPUはXeon 3.2GHzを使用して、 実行時間の計測を行った。Geforce GTX295は、一つのグラフィックカード上に二 つの GPUを持つ構成になっている。Geforce GTX295に搭載されている GPUはそ れぞれがStreaming Multiprocessor (SM)を30個内蔵、つまり240個のStreaming Processor (SP)から成り、メモリを896MB搭載した構成である。今回は搭載さ れている GPU の内一つのみを利用して計測を行った。また、GPU は単精度浮動 小数点型で過渡解析を行い。CPU では倍精度浮動小数点型で解析を行っている。 これは、GPU は単精度浮動小数点での演算において多数スレッドでの演算が可能 なためである。

解析対象を 200 × 200 セルとして, LIM, HSPICE, そして GPGPU-LIM で解 析した出力波形を図 3.9 に示す.

図 3.9 より, GPGPU-LIM と LIM, HSPICE において同様の出力波形を得られ ている. セル数を変更した場合でも同様に等価な出力波形を得ることができた. こ れは単精度浮動小数点型であっても GPGPU-LIM による解析が十分な精度で解析 できることを意味している. 次に, セル数を変えて解析を実施した際の実行時間を 図 3.10 に, その速度向上の倍率を図 3.11 に示す. 図 3.10 と図 3.11 から, GPGPU-LIM は LIM より解析にかかる実行時間が劇的に削減されていることが分かる. 特 に 600 × 600 セル以上の解析において, 30 倍以上の高速化を実現している. 規模



図 3.9: 200×200 セルでの過渡解析結果.



図 3.10: 実行時間の比較.



図 3.11: 速度向上の倍率.

によって計算速度の向上にばらつきがあるのは、領域分割ではSMの数を上回る 数の部分領域に分割される.そのため、部分領域をSMに割り当てて更新を行わ せるGPU上のスケジューリングによるものと考えられる.今回の計測ではCPU にXeon 3.2GHzを用いているが、最新のCPUでは理論性能が高いCPUが存在す る.それらと比較を行った場合には、この速度向上の倍率は30倍よりも低くなる. しかしながら、その演算性能は今回用いたCPUと比べて倍程度であり、一桁以上 高速ではない.そのため、GPGPU-LIMはHSPICEと比べて三桁以上高速に回路 の過渡解析を行うことできる.

3.5 本章の総括

本章では、GPU上でのLIMの実装とその性能評価について述べた、GPGPU-LIM と LIM を電源分配回路網の電源/グランドプレーンに適用し、HSPICEの結 果と比較することにより、出力波形の一致を確認した、プログラム中で GPGPU-LIM は単精度浮動小数点を用いて、LIM は倍精度浮動小数点を用いている。その ため、GPGPU-LIM は LIM と比べて誤差が蓄積されやすいが、同精度での解析を 行うことができることを示している。実行時間については、HSPICE と LIM では 160 倍近く LIM が高速に過渡解析を行うことができ、更に GPGPU-LIM では LIM よりも 30 倍以上高速に解析を行うことができる。CPU の性能も向上しているた

第3章 GPGPUに基づくLIMの高速過渡解析

め、常に30倍以上高速に解析を行えるわけではないが、GPUはCPUと比べて一 桁以上高速なアプリケーションを開発できるハードウェアでと言える.そのため、 GPGPU-LIMではHSPICEと比べて三桁以上の高速化が可能である.

並列分散処理で計測で用いたのと同じ性能の CPU を用いた場合には,同様の効 果を得るためには 30 個以上の CPU が必要となり,実際に物品を購入して GPU と 同様の効果を得るのが困難である.一方で,GPU については更なる性能の向上が 計画されている.このことから電源分配回路網の高速過渡解析に GPGPU-LIM が 極めて有効であり,今後のハードウェアを用いた高速化では必須になると考えら れる.

第4章 並列分散型ブロックLIMによ

る高速過渡解析

4.1 概要

電源分配回路網やバスシステムを表した CAD モデルを抽出ツールを用いて等価 回路網の作成を行うと、相互インダクタンスと相互キャパシタンスにより相互結 合された強結合伝送線路としてモデル化が行われる.このような回路網を SPICE 系のシミュレータを用いて解析した場合、相互結合素子による fill-in の増加によ り膨大な計算時間を必要とする.そこで、強結合伝送線路を高速に解析するため、 LIM を拡張したブロック LIM が提案された [60].ブロック LIM は、相互インダク タンスと相互キャパシタンスによって相互結合された部分をブロックとして扱い、 このブロックの更新処理にのみ行列演算を用いる.ブロック化された部分は回路 網全体から見ると局所的であり、局所的陰的手法であると言える.そのため、回 路網全体で行列演算を用いる SPICE 系の解析手法と比べて、非常に高速に回路の 過渡解析を行うことが期待される.

ブロックLIMの更新処理は、LIMと同様に電流と電圧が交互に更新される.そのため、LIMのように並列化に適した手法であると考えられる.本章では、ブロックLIMに対してMPIを用いて並列化を行い、並列計算機環境でその性能を検証する.

4.2 ブロックLIM

4.2.1 Original ブロック LIM

近年,相互インダクタンスと相互キャパシタンスによって相互結合された回路 網を解析することができるブロック LIM が提案された [60]. ブロック LIM が解析 対象とする回路では,LIM の枝構造と節点構造に加えて,図4.1 に示す枝ブロック 構造と節点ブロック構造が複数個含まれている.枝ブロック構造はb_n 個の枝構造 によって構成され,それぞれの枝構造に含まれるインダクタ同士が全て相互イン ダクタンスによって結合している.同様に,節点ブロック構造はn_n 個の節点構造 によって構成され,それぞれの節点構造に含まれるキャパシタ同士が全て相互キャ パシタンスによって結合している.

ブロック LIM も LIM の更新式と同様の導出を行う. すなわち, 図 4.1(a) に示す 枝ブロック構造において,全ての枝構造へ KVL を適用すると,任意の枝ブロック



(a) 枝ブロック部の構成要素



(b) 節点ブロック部の構成要素

図 4.1: ブロック LIM の構成要素.

構造についての式は連立一次方程式の形になり,

$$\mathbf{v}_{ab} = \mathbf{R}_{ab} \cdot \mathbf{i}_{ab} + \mathbf{L}_{ab} \cdot \frac{d}{dt} \mathbf{i}_{ab} - \mathbf{e}_{ab}$$
(4.2.1)

と書ける. ここで \mathbf{R}_{ab} と \mathbf{L}_{ab} , \mathbf{i}_{ab} , \mathbf{v}_{ab} , \mathbf{e}_{ab} は4.1(a)に依存する行列とベクトルであり,

$$\mathbf{R}_{ab} = \begin{bmatrix} R_1 & 0 & \cdots & 0 \\ 0 & R_2 & \cdots & 0 \\ \vdots & \vdots & \ddots & \vdots \\ 0 & 0 & \cdots & R_{n_b} \end{bmatrix}, \mathbf{L}_{ab} = \begin{bmatrix} L_1 & M_{1,2} & \cdots & M_{1,n_b} \\ M_{1,2} & L_2 & \cdots & M_{2,n_b} \\ \vdots & \vdots & \ddots & \vdots \\ M_{1,n_b} & M_{2,n_b} & \cdots & L_{n_b} \end{bmatrix},$$

$$\mathbf{i}_{ab} = \begin{bmatrix} i_1 \\ i_2 \\ \vdots \\ i_{nb} \end{bmatrix}, \mathbf{v}_{ab} = \begin{bmatrix} v_{a1} - v_{b1} \\ v_{a2} - v_{b2} \\ \vdots \\ v_{anb} - v_{bnb} \end{bmatrix}, \mathbf{e}_{ab} = \begin{bmatrix} E_1 \\ E_2 \\ \vdots \\ E_{nb} \end{bmatrix},$$

である.式(4.2.1)に, leapfrog アルゴリズムに基づく有限差分法を適用すると,

$$\mathbf{v}_{ab}^{n+\frac{1}{2}} = \mathbf{R}_{ab} \cdot \mathbf{i}_{ab}^{n} + \mathbf{L}_{ab} \cdot \frac{1}{\Delta t} \left(\mathbf{i}_{ab}^{n+1} - \mathbf{i}_{ab}^{n} \right) - \mathbf{e}_{ab}^{n+\frac{1}{2}}$$
(4.2.2)

が得られる.このとき、式 (4.2.2)の未知変数ベクトル \mathbf{i}_{ab}^{n+1} について整理すると、

$$\mathbf{L}_{ab} \cdot \mathbf{i}_{ab}^{n+1} = \left(-\Delta t \mathbf{R}_{ab} + \mathbf{L}_{ab}\right) \cdot \mathbf{i}_{ab}^{n} + \Delta t \left(\mathbf{v}_{ab}^{n+\frac{1}{2}} + \mathbf{e}_{ab}^{n+\frac{1}{2}}\right)$$
(4.2.3)

となる.

同様に、図4.1(b) に示す節点ブロック構造において、全ての節点構造へKCL を 適用すると、任意の節点ブロック構造についての式は連立一次方程式の形になり、

$$-\mathbf{i}_a = \mathbf{G}_a \cdot \mathbf{v}_a + \mathbf{C}_a \cdot \frac{d}{dt} \mathbf{v}_a - \mathbf{h}_a \tag{4.2.4}$$

と書ける. ここで \mathbf{G}_a と \mathbf{C}_a , \mathbf{v}_a , \mathbf{i}_a , \mathbf{H}_a は 4.1(b) に依存する行列とベクトルで あり,

$$\mathbf{G}_{a} = \begin{bmatrix} G_{1} & 0 & \cdots & 0 \\ 0 & G_{2} & \cdots & 0 \\ \vdots & \vdots & \ddots & \vdots \\ 0 & 0 & \cdots & G_{n_{n}} \end{bmatrix}, \mathbf{C}_{a} = \begin{bmatrix} \alpha_{1} & -C_{1,2} & \cdots & -C_{1,n_{n}} \\ -C_{1,2} & \alpha_{2} & \cdots & -C_{2,n_{n}} \\ \vdots & \vdots & \ddots & \vdots \\ -C_{1,n_{n}} & -C_{2,n_{b}} & \cdots & \alpha_{n_{n}} \end{bmatrix},$$

$$\mathbf{v}_{a} = \begin{bmatrix} v_{1} \\ v_{2} \\ \vdots \\ v_{n_{n}} \end{bmatrix}, \mathbf{i}_{a} = \begin{bmatrix} \beta_{1} \\ \beta_{2} \\ \vdots \\ \beta_{n_{n}} \end{bmatrix}, \mathbf{h}_{a} = \begin{bmatrix} H_{1} \\ H_{2} \\ \vdots \\ H_{n_{n}} \end{bmatrix},$$

である.ここで、 α_m と β_m は次のように定義する.

$$\alpha_m = \sum_{k=1}^{m-1} C_{k,m} + C_m + \sum_{k=m+1}^{n_n} C_{m,k}$$
$$\beta_m = \sum_{k=1}^{M_m} i_{m,k}, (m = 1, 2, \dots, n_n)$$

式(4.2.4)に, leapfrog アルゴリズムに基づく有限差分法を適用すると,

$$-\mathbf{i}_{a}^{n} = \mathbf{G}_{a} \cdot \mathbf{v}_{a}^{n-\frac{1}{2}} + \mathbf{C}_{a} \cdot \frac{1}{\Delta t} \left(\mathbf{v}_{a}^{n+\frac{1}{2}} - \mathbf{v}_{a}^{n-\frac{1}{2}} \right) - \mathbf{h}_{a}^{n}$$
(4.2.5)

が得られる.この時、式 (4.2.5) の未知変数ベクトル $\mathbf{v}_a^{n+frac12}$ について整理すると、

$$\left(\Delta t \mathbf{G}_a + \mathbf{C}_a\right) \cdot \mathbf{v}_a^{n+\frac{1}{2}} = \mathbf{C}_a \cdot \mathbf{v}_a^{n-\frac{1}{2}} + \Delta t \left(-\mathbf{i}_a^n + \mathbf{h}_a^n\right)$$
(4.2.6)

となる.

ブロック LIM では、式 (4.2.3)、(4.2.6) を解く時のみ行列演算を必要とする. す

なわち、ブロック化された枝と節点の更新には式 (4.2.3) と (4.2.6) を、ブロック化 されていない枝と節点については式 (2.3.3) と (2.3.4) を用いて更新を行う.このと き、電流と電圧を交互に更新することで、回路の過渡解析を行う.

4.2.2 並列分散型ブロック LIM

ブロック LIM は、回路全体の枝ブロック構造と節点ブロック構造の電流と電圧 を交互に更新することで過渡解析を行う.並列分散型ブロック LIM も同様に電流 と電圧を交互に更新するが、回路全体をいくつかの枝ブロックと節点ブロックを 含む部分回路に分割する.そして、各部分回路に1つの PEを割り当て、各部分回 路は割り当てられた PE のみで更新処理を行う.この時、各部分回路は節点ブロッ クが隣接する PE 同士で重複して更新されるブロックとなる.そのため、分割処理 はこの重複するブロックを加えたうえで、各 PE の部分回路の大きさが均等とな るように分割を行う.式(4.2.3)と(4.2.6)より、枝または節点ブロックの更新処理 は、接続された電流または電圧の値を必要とする.したがって、更新処理の最中 で隣接する部分回路同士で情報の通信が発生する.

図 4.2 に 5 個の節点ブロック構造と 4 個の枝ブロック構造からなる強結合伝送線 路を 2 個の PE によって分割した時の回路の分割を示し,行列での分割の様子を 図 4.3 に,更新手順を図 4.4 に示す. N₁, N₂, N₃ は節点ブロックを B_a, B_b は枝ブ

ロックを表し、 \mathbf{v}_1 、 \mathbf{v}_2 、 \mathbf{v}_3 は節点ブロック N_1 、 N_2 、 N_3 の電圧ベクトルの値、 \mathbf{i}_a 、 \mathbf{i}_b は枝ブロック \mathbf{B}_a , \mathbf{B}_b の電流ベクトルの値に対応する.そして、 \mathbf{v}_2 が重複して 更新される節点ブロックN2の電圧ベクトルの値である.並列分散型ブロックLIM は、最初に重複して更新されるブロックに隣接するブロックの電流または電圧の 値が更新される. すなわち, 図 4.2 において, PE1 で \mathbf{i}_a が, PE2 で \mathbf{i}_b が式 (4.2.3) により更新される、次に、隣接する各 PE 間で直前に更新された電流ベクトルの 値を互いに送受信しあう. PE1 は PE2 に向けて \mathbf{i}_a を送信し、 \mathbf{i}_b の情報を受信す る. 同様に、PE2 は PE1 $\sim i_b$ を送信し、 i_a の情報を受信することで、各 PE は 式(4.2.6)における v2の更新処理に必要な電流ベクトルの値が更新されたことにな る。すなわち、計算処理を通信処理に置き換えている。さらに、この通信中に重 複して確保されていないブロックの更新処理を行う.これは、各PEでは $v_2 \ge i_a$ 、 i,を除くすべての部分回路の電流と電圧の更新処理が通信処理と並行して行われ ることになる、このように、通信処理と更新処理を同時に実行するのは、通信時 間に必要とする時間は演算処理に比べて多くの時間を必要とする。そのため、互 いの処理を重複して実行することで実行時間全体に対して逐次処理として現れる 通信時間を減少させるために行う [50].通信完了後,各PEで重複して更新される v₂を式 (4.2.6) を用いて更新する. 並列分散型ブロック LIM は, この一連の処理 により、1時間ステップの更新処理が行われる.結果として、ブロックLIMと並

列分散型ブロック LIM では全く同じ結果を得ることができる.

先ほどまでは、実行する PE が 2 個の時について述べたが、2 個より多い場合で あっても同様の回路分割法と更新処理により、並列化を行うことができる. その 際、回路全体の枝と節点のブロック数と実行 PE の数について考える必要がある. すなわち、枝と節点のブロック数が実行 PE の数よりも共に多くなければならな い. これは、枝と節点のブロック数が実行 PE の数と同等か少ない場合、各 PE に 割り当てられる部分回路が重複して更新されるブロックのみとなり、通信処理に かかる時間が各 PE の実行時間に対して大きくなるためである. また、負荷分散が 均等になるようにもしなければならない. これは、重複する節点ブロックの更新 処理の前に各 PE の通信処理が終了しているかの判定を行う. この際、負荷分散が 不均等な場合には、通信終了待ちの PE が存在し、全体の性能を下げることにな る. そのため、並列分散型ブロック LIM で並列化の効果を得るためには、部分回 路中に重複しないブロックが複数個割り当てられ、かつ、各 PE に割り振られる部 分回路の大きさが均等になるようにするのが望ましい.

ここで並列分散型ブロック LIM の係数を行列として配置した場合を考えると, 図4.3に示す構造の行列となる.節点と枝の係数行列は密行列であり,この行列は, 密なブロック行列が対角上に配置されたブロック対角行列と類似している.この 行列をLU 分解法などで解を得る場合には,左下と右上に各要素の接続関係を表

- 70 -



図 4.2: 並列分散型ブロック LIM の領域分割.


図 4.3: 行列で表した領域分割.



図 4.4: 並列分散型ブロック LIM のフローチャート.

した接続行列により、大量の fill-in が発生するが、ブロック LIM のアルゴリズム により、接続行列が右辺側に配置される.そのため、更新時には電流と電圧のそ れぞれについてブロック対角行列を用いて解を求めていると考えることができる. これにより、回路網の構造に応じて、任意のブロック対角行列で領域分割をする ことができ、各ブロック対角行列に対して PE を割り当てることが可能となる.

4.3 計測結果

並列分散型ブロック LIM の性能を検証するため、図 4.5 に示す 160 本の伝送線 路が相互インダクタンスと相互キャパシタンスによって相互結合された例題回路 を用いて解析を行った.電源に遅延 1n 秒,立ち上がり,立下りが共に 0.1n 秒,パ ルス幅 9.9n 秒,内部抵抗 10Ω,電流 0.1A の電流波形を入力し、時間刻み幅を 1p 秒とし、入力の反対側に位置する節点の電圧を測定した.ここでは、節点ブロッ ク 2 個と枝ブロック 1 個つで構成された部分をセグメントと定義する.計測では、 セグメントを 5 個繋げた例題回路に対して、HSPICE とブロック LIM での比較と ブロック LIM と並列分散型ブロック LIM で、セグメントを 5 個, 10 個,20 個,50 個繋げた例題回路の実行時間の計測を行った.計算機環境は、HSPICE とブロッ ク LIM の比較は、Sparcv9 1GHz を搭載した計算機で、ブロック LIM と並列分散 型ブロック LIM は表 4.1 に示す T2K オープンスーパーコンピュータの仕様 [61] に

OS	RedHat Enterprise Linux AS V4				
CPU	Quad-Core AMD Opteron 2.3 GHz				
CPU 数	4				
コア数	16				
メモリ	32 GByte				
ネットワークカード	InfiniBand DDR				

表 4.1: 並列計算機の構成.

表 4.2: HSPICE と Block-LIM の実行時間の比較.

線路数	セグメント数	要素数	実行時間 [sec]		
			HSPICE	ブロック LIM	
160	5	$244,\!429$	$27,\!014.95$	245.59	

沿って構成された並列計算機を用いた.また、この計算機の構造を図4.6に示す. そして、計算機の仕様により、ブロックLIMは1コアを利用して実行され、並列 分散型ブロックLIMは各コアによって実行される.すなわち、2PEの場合には2 コアを用いて実行され、最大で16コアまでの間で実行することができる.

それぞれの手法で過渡解析を行った出力波形を図4.7に示す.そして,HSPICE とブロック LIM の実行時間の比較を表4.2に示す.さらに,ブロック LIM を 1PE で実行し,並列分散型ブロック LIM で実行する PEの数を順に増やした時の実行 時間の比較を表4.3に示す.表4.3 中で,「-」としている個所は,計測を行っていな い個所である.これは,実行 PE 数を増やしても重複するブロックが増えるのみ で並列化の効果を得ることができないためである.



図 4.5: 例題回路.



図 4.6: T2K の仕様に基づく計算機.



図 4.7: 出力波形.

		PE 数	セグメント数			
			5	10	20	50
	ブロック LIM	1	118.35	259.12	529.94	$1,\!345.01$
		2	79.25	136.15	272.91	679.50
		4	-	93.79	152.69	372.67
実行時間	並列分散型	6	-	-	123.66	263.65
[sec]	ブロック LIM	8	-	-	96.5	208.67
		10	-	-	69.22	156.65
		12	-	-	-	153.22
		14	-	-	-	128.53
		16	-	-	-	126.83

表 4.3: ブロック LIM と並列分散型ブロック LIM の実行時間の比較.

図4.7より,各手法の出力波形は同様の出力波形を得られる.表4.2より,ブロック LIM は HSPICE と比較して 100 倍以上高速に過渡解析を行うことができること が確認される.更に,表4.3と図4.8より,2PE 使用時には倍近く高速化すること ができ,セグメント数 50 の時には 14PE 以上を使用することで 10 倍以上高速に 解析可能であることが確認できる.速度向上が 10PE 以上を使用した場合に飽和 した状態になるのは負荷分散の問題である.すなわち,最も時間のかかる PE に 割り当てられたセグメントの数が同じとなるためである.この場合では,10PE と 12PE では6 セグメント,14PE と 16PE では5 セグメントが割り当てられる.ここで,説明を簡単にするためにセグメントをやめ,ブロックの個数で説明を行う.50 セグメントで構成される強結合伝送線路の回路網は 51 個の節点ブロックと 50 個の枝ブロックによって構成され,各ブロック 160 次元の密行列を LU 分解法を

用いて解いている. すなわち, 各ブロックの計算量は均等であり, 最も多くのブ ロックが割り当てられた PE によって並列化の効果が制限される. LU 分解法を用 いて更新を行うブロックの個数は, 10PE と 12PE では 11 個, 14PE と 16PE の場 合では 9 個となり, それぞれで得られる速度向上の倍率は最大で 9 倍と 11 倍であ る. この最大の速度向上が得られた場合に実行時間は, 10PE と 12PE では 149.45 秒, 14PE と 16PE では 122.27 秒となる. そのため, 理論値よりも最大で 7.2 秒遅 いが, その遅延は 5%程度であり本手法が非常に効果的である事がわかる.

4.4 本章の総括

本章では並列分散型ブロック LIM を用いて強結合伝送線路の解析を行った.計 測結果から,並列分散型ブロック LIM はブロック LIM に対して,16PE 使用時に 10 倍以上高速に過渡解析を行うことができることを確認した.ブロック LIM は, HSPICE と比べて 100 倍以上高速に過渡解析を行うことができるため,並列分散 型ブロック LIM では HSPICE と比べて 1000 倍以上高速に過渡解析ができる.

並列分散型ブロック LIM の並列性は回路網を構成しているセグメントの数に依存するため実行 PE 数が制限されるが,より大規模な解析対象が与えられた場合には更に PE 数を増やして解析する事が可能である.



図 4.8: 速度向上の倍率.

第5章 結論

5.1 総括

本研究では、leapfrogアルゴリズムに基づく LIM 系のアルゴリズムを特殊なハー ドウェアに適用させることにより、高速な回路の過渡解析を実現した.LIM は、電 流と電圧の時間配置が半時間ステップずつ異なり、更新には既知の値と隣接する 変数の値を用いてのみ更新処理を行う.これは係数を行列で表した場合に、電流 と電圧の更新時に変数同士の接続関係を示す接続行列が右辺に移項し、対角行列 の解を求めることになる.そのため、任意の要素で行列を分割した部分行列に対 して PE を割り当てることと、重複する領域を設けた通信処理の非同期処理化が 可能であり、並列化に適したアルゴリズムであることが分かる.また、並列化を したときに現れる同期処理、通信処理に必要とする時間の削減を行え、更新処理 の複雑化も少ない効果的な並列計算処理を実現できることを示した.以下に本研 究で得られた成果を総括する.

1章では、従来手法の並列化においてオーバーヘッドが発生した場合に効果を十

分に得られない問題点を示し、現在求められている回路シミュレータについて述 べた.

2章では、クラウドコンピューティングを用いて大規模なPCクラスタを構築し、 並列分散型 LIM による性能の検証について述べた. 並列分散型 LIM は並列化に適 しており、PE数が32の時に25倍以上の高速化が可能な手法である。これは並列 分散型 LIM が 99%以上の処理を並列化可能であり、高い並列性を有していること が分かる.加えて、PCのようなメモリ容量が少ない場合には解析できない対象を 与えられたとしても、並列分散型 LIM では各 PE が自分の担当する計算領域のみ を保持すればよいため、解析を行うことが可能である.そして、LIM が従来手法 と比べて 100 倍以上高速に解析できる事を考えると並列分散型 LIM は 2500 倍以上 高速に解析が可能である.また、クラウドコンピューティングを用いた並列計算 機では、CPU 数と同数の PE までであれば計算速度を向上させられることを確認 した. 今回は, CPU 数を 32 までとして検証を行ったが, この数を更に増加させる ことでより速度の向上を得られると考えられる。クラウドコンピューティングで は、CPU 数を左右するインスタンスの数は任意に変更可能である。そのため、利 用者がより大規模な並列計算機資源を構築し、並列化したアプリケーションを直 ちに実行できる.そのため、必要なインスタンス数の管理と利用時間を適切に用 いた場合には、機器の購入などの導入コストを必要としない非常に効果的な計算

機資源の獲得方法である.

3章では、一般的なPCにも搭載されているグラフィック処理用の演算装置であ る GPUを用いた高速化について述べた.GPUを利用するには、CPUとは異なる プログラミングモデルを用いて、いくつかの最適化を行う必要がある.この最適 化は電流変数と電圧変数それぞれに対して手法が異なり、それぞれの領域分割方 法と計算を行うスレッドの割り当て方法を述べた.結果として、GPUを利用する ことで CPUで計算を行う時よりも一桁以上高速に解析する事ができ、かつ、LIM が単精度浮動小数点を用いても同様の出力波形を得られる.加えて、GPUは倍精 度浮動小数点にも対応し、今後も更なる性能の向上が計画されている.このこと から、GPUを用いるのに適したアルゴリズムである場合には、劇的な速度向上を 常に得られることが期待できる.そのため、ハードウェアアクセラレータとして GPUを用いることは必須の技術となると考えられる.

4章では、LIMを拡張したブロックLIMアルゴリズムの並列化について述べた. 回路構造に依存したPEを用いることになるが、解析対象が50セグメントで構成 された強結合伝送線路の場合には、14PE以上を用いる事で10倍以上高速に解析 を行うことができることを示した.ブロックLIMがHSPICEと比べて100倍以上 高速であるため、並列分散型ブロックLIMは従来手法と比べて1000倍以上高速に 解析することが可能である. 本論文で検討した LIM 系アルゴリズムの並列化は,並列計算機環境と GPU の 利用のいずれの場合で高速に解析する事が可能である.そして,最新の GPU では 倍精度浮動小数点にも対応し,性能の向上も著しい.また,クラウドコンピュー ティングでは GPU を搭載したインスタンスも登場し,今後の大規模並列計算機へ の適用も期待することができる.このように,計算機環境については,回路の集 積化技術の進歩とソフトウェアの充実によって多岐にわたるアプリケーションの 高速化への糸口を見せている.そのため,今後もこれらの特殊なハードウェアを 適切に用いていくことが必要であると考えられる.

参考文献

- [1] A. Vladimirescu, The SPICE book. John Wiley & Sons, Inc., 1994.
- [2] A. Taflove and S. C. Hagness, computational electrodynamics: the finitedifference time-domain method, 3rd ed. Norwood, MA 02062: Artech House, Inc., 2005.
- [3] R. D. Berry, "An optimal ordering of electronic circuit equations for a sparse matrix solution," *IEEE Trans. Circuit Theory*, vol. CT-18, no. 1, pp. 40–50, Jan. 1971.
- [4] H. Y. Hsieh, "Pivoting-order computation method for large random sparse system," *IEEE Trans. Circuits Syst.*, vol. CAS-21, no. 2, pp. 225–230, Mar. 1974.
- [5] I. N. Hajj, "Sparsity consideration in network solution by tearing," *IEEE Trans. Circuits Syst.*, vol. 27, no. 5, pp. 357–366,, May 1980.

- [6] E. Lelarasmee, A. E. Rueli, and A. L. Sangiovanni-Vincentlli, "The waveform relaxation method for time-domain analysis o large scale integrated circuits," *IEEE Trans. Comput.-Aided Design Integr. Circuits Syst.*, vol. CAD-1, no. 3, pp. 131–145, Jul. 1987.
- [7] A. R. Newton and A. L. Sangiovanni-Vincentlli, "Relaxation-based electrical simulation," *IEEE Trans. Comput.-Aided Design Integr. Circuits Syst.*, vol. CAD-3, no. 4, pp. 308–318, Oct. 1984.
- [8] A. Odabasioglu, M. Celik, and L. T. Pileggi, "PRIMA: passive reductionorder interconnect macromodeling algorithm," *IEEE Trans. Comput.-Aided Design Integr. Circuits Syst.*, vol. 17, no. 8, pp. 645–654, Aug. 1998.
- [9] H. Ji, A. Devgan, and W. Dai, "Ksim: A stable and efficient RKC simulator for capturing on-chip inductance effect," in *Proc. ASP-DAC 2001*, pp. 379– 384, Yokohama, Japan, Jan. 2001.
- [10] T.-H. Chen, C. Luk, and C. C.-P. Chen, "INDUCTWISE: Inductance-wise interconnect simulator and extractor," *IEEE Trans. Comput.-Aided Design Integr. Circuits Syst.*, vol. 22, no. 7, pp. 884–894, Jul. 2003.

- [11] Y. Tanji, T. Watanabe, H. Kubota, and H. Asai, "Large scale RLC circuit analysis using RLCG-MNA formulation," in *Proc. IEEE DATE Ó6*, Munchi, Germany, Mar. 2006.
- [12] P. Sadayappan and V. Visvanathan, "Circuit simulation on shared-memory multiprocessors," *IEEE Trans. Comput.*, vol. 37, no. 12, pp. 1634–1642, Dec. 1988.
- [13] C.-P. Yuan, R. Lucas, P. Chan, and R. Dutton, "Parallel electronic circuit simulation on the iPSC[®] system," in *Proc. IEEE CICC* '88, pp. 651–654, May 1988.
- [14] D. C. Yeh and V. B. Rao, "Partitioning issues in circuit simulation on multiprocessors," in *Proc. IEEE ICCAD* '88, pp. 300–303, Nov. 1988.
- [15] R. A. Saleh, K. A. Gallivan, M.-C. Chang, I. N. Hajj, D. Smart, and T. N. Trick, "Parallel circuit simulation on supercomputers," *Proc. IEEE*, vol. 77, no. 12, pp. 1915–1931, Dec. 1989.
- [16] P.-Y. Chung and I. N. Hajj, "Parallel solution of sparse linear system on a vector multiprocessor computer," in *Proc. IEEE ISCAS '90*, vol. 2, pp. 1577– 1580, LA, USA, Jun. 1990.

- [17] P. F. Cox, R. G. Burch, D. E. Hocevar, P. Yang, and B. D. Epler, "Direct circuit simulation algorithm for parallel processing," *IEEE Trans. Comput.-Aided Design Integr. Circuits Syst.*, vol. 10, no. 6, pp. 714–725, Jun. 1991.
- [18] T. Kage, F. Kawafuji, and J. Niitsuma, "A circuit partitioning approach for parallel circuit simulation," *IEICE Trans. Fundamentals*, vol. 77-A, no. 3, pp. 461–466, Mar. 1994.
- [19] T. Kage and J. Niitsuma, "A parallel BBD matrix solution for MIMD parallel circuit simulation," *IEICE Trans. Fundamentals*, vol. 78-A, no. 1, pp. 88–93, Jan. 1995.
- [20] P. M. Lee, S. Ito, T. Hashimoto, J. Sato, T. Touma, and G. Yokomizo, "A parallel and accelerated circuit simulator with precise accuracy," in *Proc. IEEE VLSID '02*, Jan. 2002.
- [21] K. Gulati, J. F. Croix, S. P. Khatri, and R. Shastry, "Fast circuit simulation on graphics processing units," in *Proc. ASP-DAC 2009*, pp. 403–408, Yokohama, Japan, Jan. 2009.
- [22] P. Agrawa, S. Goil, S. Liu, and J. A. Trotter, "Parallel model evaluation for circuit simulation on the PACE multiprocessor," in *Proc. VLSI Design 1994*,

pp. 45–48, Jan. 1994.

- [23] D. M. Webber and A. Sagiovanni-Vincentlli, "Circuit simulation on the connection machine," in Proc. 24th ACM/IEEE Design Automation Conf., pp. 108–113, Jun. 1987.
- [24] Z. Feng and P. Li, "Multigrid on GPU: Tackling power grid analysis on parallel SIMT platforms," in *Proc. ICCAD 2008*, pp. 647–654, San Jose, CA, USA, Nov. 2008.
- [25] N. Kapre and A. DeHon, "Accelerating SPICE model-evaluation using FPGA," in Proc. IEEE FCCM '09, pp. 37–44, Apr. 2009.
- [26] —, "Parallelizing sparse matrix solve for SPICE circuit simulation using FPGAs," in Proc. FPT '09, pp. 190–198, Dec. 2009.
- [27] D. Dumlugöl, P. Odent, J. P. Cockx, and H. J. D. Man, "Switch-electrical segmented waveform relaxation for digital MOS VLSI ansd its acceleration on parallel computers," *IEEE Trans. Comput.-Aided Design Integr. Circuits* Syst., vol. CAD-6, no. 6, pp. 992–1005, Nov. 1987.

- [28] E. Z. Xia and R. A. Saleh, "Parallel waveform-newton algorithms for circuit simulation," *IEEE Trans. Comput.-Aided Design Integr. Circuits Syst.*, vol. 11, no. 4, pp. 432–442, Apr. 1992.
- [29] B. R. Chawla, H. K. Gummel, and P. Kozak, "MOTIS an MOS timing simulator," *IEEE Trans. Circuits Syst.*, vol. CAS-22, no. 12, pp. 901–910, Dec. 1975.
- [30] M. Nishigaki, N. Tanaka, and H. Asai, "Hierarchical decomposition and latency for circuit simulation by direct method," *IEICE Trans. Fundamentals*, vol. E75-A, no. 3, pp. 347–351, Mar. 1992.
- [31] G. H. Golub and C. F. V. Loan, Matrix Computation, 3rd ed. The Johns Hopkins University Press, 1996.
- [32] J. E. Schutt-Ainé, "Latency insertion method (LIM) for the fast transient simulation of large networks," *IEEE Trans. Circuits Syst. I*, vol. 48, no. 1, pp. 81–89, Jan. 2001.
- [33] T. Watanabe, Y. Tanji, H. Kubota, and H. Asai, "Prallel distributed timedomain circuit simulation of power disribution networks with frequency-

dependent parameters," in *Proc. ASP-DAC 2006*, pp. 832–837, Yokohama, Japan, Jan. 2006.

- [34] —, "Fast transient simulation of power distribution networks containing dispersion based on parallel-distributed leapfrog algorithm," *IEICE Trans. Fundamentals*, vol. J90-A, no. 2, pp. 388–397, Feb. 2007.
- [35] 井上雄太, 関根惟敏, 浅井秀樹, "並列分散型 LIM に基づく高速回路シミュレーション," 第23 回エレクトロニクス実装学会春季講演大会, pp. 9–10, 横浜, Mar. 2009.
- [36] Y. Inoue, T. Sekine, T. Hasegawa, and H. Asai, "Fast circuit simulation based on parallel-distributed LIM using cloud computing system," in *Proc. ITC-CSCC 2009*, pp. 845–846, Jeju, Korea, Jul. 2009.
- [37] —, "Fast circuit simulation based on parallel-distributed LIM using cloud computing system," JSTS, vol. 10, no. 1, pp. 49–54, Mar. 2010.
- [38] 井上 雄太, 関根 惟敏, 浅井 秀樹, "GPGPU-LIM に基づく回路シミュレーションとその評価,"信学技報, CAS, vol. 109, no. 199, pp. 37–42, 広島, Sep. 2009.

- [39] Y. Inoue, T. Sekine, and H. Asai, "GPGPU-based latency insertiion method : Applycation to PDN simulations," in *Proc. IEEE EDAPS 2009*, Hong Kong, China, Dec. 2009.
- [40] 井上 雄太, 關根 惟敏, 浅井 秀樹, "GPGPU-LIM を用いた電源分配回路網の 高速過渡解析,"信学論 (C), vol. J93-C, no. 11, pp. 406–413, Nov. 2010.
- [41] 井上 雄太, 関根 惟敏, 浅井 秀樹, "並列分散型ブロック LIM による強結合伝送線路の高速過渡解析," 信学技報, CAS, vol. 109, no. 300, pp. 25–30, 名古屋, Nov. 2009.
- [42] Y. Inoue, T. Sekine, and H. Aasai, "Parallel-distributed block-LIM-based fast circuit simulation of tightly coupled transmission lines," in *Proc. IEEE ECTC* 2010, pp. 657–662, Las Vegas, USA, Jun. 2010.
- [43] T. Sterling, D. J. Becker, D. Savarese, J. E. Dorband, U. A. Ranawake, and C. V. Packer, "BEOWULF: a parallel workstation for scientific computation," in *Proc. 24th Int. Conf. on Parallel Processing*, pp. 11–14. CRC Press, 1995.
- [44] H. Kubota, Y. Tanji, T. Watanabe, and H. Asai, "Generalized method of the time-domain circuit simulation based on LIM with MNA formulation," in *Proc. IEEE CICC 2005*, pp. 282–292, San Jose, CA, Sep. 2005.

- [45] H. Asai and N. Tsuboi, "Multi-rate latency insertion method with RLGC-MNA formulation for fast transient simulation of large-scale interconnect and plane networks," in *Porc. IEEE ECTC 2007*, pp. 1667–1672, Reno, NV, May 2007.
- [46] T. Sekine and H. Asai, "CMOS circuit simulation using latency insertion method," *IEICE Trans. Fundamentals*, vol. E92-A, no. 10, pp. 2546–2553, Oct. 2009.
- [47] "Amazon Elastic Compute Cloud (Amazon EC2)," http://aws.amazon.com/ ec2/.
- [48] S. N. Lalgudi, M. Swaminathan, and Y. Kretchmer, "On-chip power-grid simulation using latency insertion method," *IEEE Trans. Circuits Syst.*, vol. 55, no. 3, pp. 914–931, Apr. 2008.
- [49] C. Guiffaut and K. mahdjoubi, "A parallel FDTD algorithm using the MPI library," *IEEE Antennas Propag. Mag.*, vol. 43, no. 2, pp. 94–103, Apr. 2001.
- [50] A. Grama, A. Gupta, G. Karypis, and V. Kumar, Introduction to Parallel Computing, 2nd ed. Boston, MA, USA: Addison-Wesley Longman Publishing Co., Inc., 2002.

- [51] "MPI forum," http://www.mpi-forum.org/.
- [52] "CUDA 3.2 programming guide," http://developer.download.nvidia.com/ compute/cuda/3_2_prod/toolkit/docs/CUDA_C_Programming_Guide.pdf.
- [53] J. D. Owens, D. Luebke, N. Govindaraju, M. Harris, J. Krüger, A. E. Lefohn, and T. J. Purcell, "A survey of general-purpose computation on graphics hardware," *Computer Graphics Forum*, vol. 26, pp. 80–113, Mar. 2007.
- [54] W. mei W. Hwu, Ed., GPU Computing gems, emerald ed., ser. Applications of GPU Computing. Morgan Kaufmann, 2011.
- [55] "CUDA ZONE," http://www.nvidia.com/object/cuda_home_new.html.
- [56] D. Sugimoto, Y. Chikada, J. Makino, T. Ito, T. Ebisuzaki, and M. Umemura,
 "A special-purpose computer for gravitational many-body prblems," *Nature*,
 vol. 345, pp. 33–35, May 1990.
- [57] "OpenCL," http://www.khronos.org/opencl/.
- [58] I. Buck, T. Foley, D. Horn, J. Sugerman, K. Fatahalian, M. Houston, and P. Hanrahan, "Brook for gpus: Stream computing on graphics hardware," *ACM Trans. Graph.*, vol. 23, no. 3, pp. 777–786, Aug. 2004.

- [59] L. D. Smith, T. Anderson, and T. Roy, "Power plane SPICE models and simulated performance for materials and geometries," *IEEE Trans. Adv. Packag.*, vol. 24, pp. 277–287, Aug. 2001.
- [60] T. Sekine and H. Asai, "Block-latency insertion method (block-lim) for fast transient simulation of tightly coupled transmission lines," *IEEE Trans. Electromagn. Compat.*, vol. 53, no. 1, pp. 193–201, Feb. 2011.
- [61] H. Nakashima, "T2K open supercomputer: Inter-university and interdisciplinary collaboration on the new generation supercomputer," in Proc. Intl. Conf. Informatics Education and Research for Knowledge-Circulating Society 2008, pp. 137–142, Kyoto, Japan, Jan. 2008.

謝辞

本研究を進めるにあたり、終始適切なご助言、ご指導を賜りました静岡大学工 学部の浅井秀樹教授に深く感謝の意を表します.

そして、本論文の査読をしていただきました静岡大学工学部の大坪順次教授、三 浦憲二郎教授、静岡大学電子工学研究所の川人祥二教授に深く感謝の意をあらわ します.

また、本論分の作成に当たって多くのご助言を賜りました静岡大学情報基盤センターの長谷川孝博准教授に深く感謝の意を表します.

最後に、これまでの研究において活発な議論に応じてくれた關根惟敏氏をはじ めとする浅井研究室のメンバーの皆様にお礼申し上げます.